双核锁步安全芯片的关键技术
当前在汽车、轨道交通的安全系统开发中，很多使用了双核锁步(dual core lockstep)安全芯片，本篇来谈谈双核锁步安全芯片的技术特点。
iso26262对双核锁步芯片的规定条款
在汽车功能安全标准iso26262-5 2018 产品开发：硬件层面附录d对处理单元的诊断覆盖率推荐的安全技术措施中，作为可实现高诊断覆盖率的几种技术措施之一，硬件冗余技术中，双核锁步、非对称冗余、编码计算是三种典型的技术措施。
技术特性
处理器cpu作为控制器的核心，内部包括寄存器、内存、译码器、alu、高速缓存、总线、电源、时钟、堆栈、复位电路，所有组成部分需要以正确的时序要求运行，但cpu也会出现故障，如emc、辐射、时钟漂移、低电压都可能导致cpu出现错误导致控制行为不可控。
双核锁步cpu是一种cpu冗余技术，在一个芯片中包含两个相同的处理器，一个作为master，一个作为slave，它们执行相同的代码并严格同步，master可以访问系统内存并输出指令，而slave不断执行在总线上的指令（即由主处理器获取的指令）。slave产生的输出，包括地址位和数据位，发送到比较逻辑模块，由master和slave总线接口的比较器电路组成，检查它们之间的数据、地址和控制线的一致性。检测到任何总线的值不一致时，就会发现其中一个cpu 上存在故障，但不会确定是哪个cpu故障。
这种cpu架构使得cpu自检独立于应用软件，不需要执行专门的指令集自检，实际运行的软件指令在每个时钟都进行比较，只需要测试软件用到的cpu资源，但这种架构不会对内存和总线进行检测，需要增加单独的检测方法以避免两个cpu的共模故障。
在delphi secured microcontroller architecture这篇关于锁步mcu的论文中，这种架构的优势有四方面：
由于减少了硬件元器件数量和连接，相比于使用两个独立的mcu，提高了硬件的可靠性；
电路板布局的小型化和复杂度降低，使得板级emi性能提升和辐射发射降低；
故障诊断能力的提升，故障从源头并且在第一次出现时就被检测到，不会漏掉潜伏故障；
提高了软件的可靠性，不需要双cpu的通信和数据同步，减少数据比较和决策逻辑，降低了软件验证的复杂度。
典型的双核锁步芯片
各大芯片厂商都在积极开发双核锁步架构的芯片，以期望在功能安全芯片领域占有更多的市场，典型的芯片系列有：
ti hercules系列
hercules是ti公司以arm cortex核心构建的安全关键cpu，包括三个系列：rm4，tms570和tms470m，内部由锁步双核cpu组成，最高可满足iso26262 asil-d和iec61508 sil3功能安全标准的要求，并符合aec-q100车规级要求，双核锁步cpu架构、硬件bist、mpu、ecc、片上时钟和电压监控可以满足汽车、铁路和航天航空关键功能安全应用。
英飞凌aurix系列
aurix多核微控制器具有高实时性和嵌入式安全和安保特性。可用于控制内燃机、电动汽车和混动汽车的ecu单元、底盘域、刹车系统，eps，安全气囊和adas系统，还可应用于铁路、工业自动化等领域。最新一代的aurix tc3xx系列搭载了多达6个tricore嵌入式内核，每个内核的时钟频率最高可达300mhz。配备千兆以太网、信号处理单元等最新通信接口。
nxp s32、mpc57xx系列
nxp的s32系列基于arm cortex架构，包括：
s32k mcu用于一般的汽车和工业应用，达到asil b/d 的high safety和security；
s32g 车用网络处理器，用于处理与面向服务的网关、域控制器和安全协处理器相关的高性能应用；
s32s 车辆安全动力学mcu，用于管理为未来的自动驾驶和电动汽车安全加速、制动和转向；
s32r45 雷达处理器，用于远距离雷达成像的高性能、安全和可靠的处理。
mpc57xx系列基于power architecture®，包括mpc5777c，mpc577xk，mpc5777m，mpc5744p等，应用于汽车动力学、adas、高级自动驾驶应用。
发展趋势
从车用芯片的发展趋势来看，呈现以下几个趋势：
锁步芯片能支持的计算能力越来越强，目前最高的主频已由原来200-300mhz上升到1ghz；
由双核锁步向多核锁步发展，芯片内部可以实现多核，每2个核实现锁步运算；
支持千兆以太网，can、flexray，满足车内高速互联需求；
在功能安全达到asil-b/d要求下，同时支持security特性，硬件加密，可编程的硬件安全引擎支持公钥和私钥加密，防范 ip 失窃和恶意黑客入侵；
支持ota空中在线升级特性。
nxp s32k mcu架构
这类芯片在应用中比起常规的cpu芯片，需要注意并不是使用了具有锁步特性的芯片就达到了对应的安全等级要求，芯片会配套一系列完整的芯片安全使用要求需要遵循，一般会写在芯片的safety manual中，包括：
操作和使用环境的约束限制；
防范系统性失效；
系统级安全功能与芯片安全功能的匹配性，安全状态，安全时序要求，芯片不会实现特定的安全功能；
芯片安全诊断措施的正确配置和实施；
cpu芯片与外部芯片的匹配性，一般会搭配电源ic、看门狗ic、驱动ic共同实现安全要求；
common cause（共因）失效的防范。
这些要求都需要应用者逐项检查后将要求加入到系统性的安全设计中。
双核锁步芯片作为芯片级功能安全技术的代表，当前的应用已非常广泛，功能安全已不再局限于使用既有硬件元器件实现，已扩展到半导体领域，用于实现集成度更高、性能更优的安全产品，在iso26262-11 2018中对半导体技术在汽车领域的应用进行了说明，iec61508、en50129也有相应条款说明了半导体技术在各自范围内的功能安全要求。
影驰HOF PRO DDR5 7000内存详细评测报告
封装业者以IoT技术强化工厂及供应链管理
FreeRTOS入门基础知识简析
骁龙845多核AIE加持，小米MIX 2S为您带来极致性能体验
三星Note7爆炸丑闻之后总算有好消息，赔付苹果的4个亿不用付
双核锁步安全芯片的关键技术
欧宝正召回迄今售出的所有Ampera-e电动车
苹果和英特尔大力发展的Thunderbolt会走向普及吗
维智科技WAYZONE场景时空智能平台荣获最佳技术营销平台
什么是电阻？电阻为什么会存在
TIA V16与STEP 7 V5.5PID控制面板对比
颜值爆表 赏vivo Xplay5醉美外观
基于Android平台虚拟SIM卡的设计与实现
探索中国芯、云的未来十年大势
大幅面扫描仪技术术语:CIS (Contact Image
我国动力锂电池已经从核心技术进入规模应用阶段
微芯发布更大存储空间的16位dsPIC DSC和PIC24单片机
单列直插式封装（SIP）原理
MAX1425 10位单片模拟到数字转换器(ADC)
微控制器中CPU内核的中断方式
iso26262对双核锁步芯片的规定条款
在汽车功能安全标准iso26262-5 2018 产品开发：硬件层面附录d对处理单元的诊断覆盖率推荐的安全技术措施中，作为可实现高诊断覆盖率的几种技术措施之一，硬件冗余技术中，双核锁步、非对称冗余、编码计算是三种典型的技术措施。
技术特性
处理器cpu作为控制器的核心，内部包括寄存器、内存、译码器、alu、高速缓存、总线、电源、时钟、堆栈、复位电路，所有组成部分需要以正确的时序要求运行，但cpu也会出现故障，如emc、辐射、时钟漂移、低电压都可能导致cpu出现错误导致控制行为不可控。
双核锁步cpu是一种cpu冗余技术，在一个芯片中包含两个相同的处理器，一个作为master，一个作为slave，它们执行相同的代码并严格同步，master可以访问系统内存并输出指令，而slave不断执行在总线上的指令（即由主处理器获取的指令）。slave产生的输出，包括地址位和数据位，发送到比较逻辑模块，由master和slave总线接口的比较器电路组成，检查它们之间的数据、地址和控制线的一致性。检测到任何总线的值不一致时，就会发现其中一个cpu 上存在故障，但不会确定是哪个cpu故障。
这种cpu架构使得cpu自检独立于应用软件，不需要执行专门的指令集自检，实际运行的软件指令在每个时钟都进行比较，只需要测试软件用到的cpu资源，但这种架构不会对内存和总线进行检测，需要增加单独的检测方法以避免两个cpu的共模故障。
在delphi secured microcontroller architecture这篇关于锁步mcu的论文中，这种架构的优势有四方面：
由于减少了硬件元器件数量和连接，相比于使用两个独立的mcu，提高了硬件的可靠性；
电路板布局的小型化和复杂度降低，使得板级emi性能提升和辐射发射降低；
故障诊断能力的提升，故障从源头并且在第一次出现时就被检测到，不会漏掉潜伏故障；
提高了软件的可靠性，不需要双cpu的通信和数据同步，减少数据比较和决策逻辑，降低了软件验证的复杂度。
典型的双核锁步芯片
各大芯片厂商都在积极开发双核锁步架构的芯片，以期望在功能安全芯片领域占有更多的市场，典型的芯片系列有：
ti hercules系列
hercules是ti公司以arm cortex核心构建的安全关键cpu，包括三个系列：rm4，tms570和tms470m，内部由锁步双核cpu组成，最高可满足iso26262 asil-d和iec61508 sil3功能安全标准的要求，并符合aec-q100车规级要求，双核锁步cpu架构、硬件bist、mpu、ecc、片上时钟和电压监控可以满足汽车、铁路和航天航空关键功能安全应用。
英飞凌aurix系列
aurix多核微控制器具有高实时性和嵌入式安全和安保特性。可用于控制内燃机、电动汽车和混动汽车的ecu单元、底盘域、刹车系统，eps，安全气囊和adas系统，还可应用于铁路、工业自动化等领域。最新一代的aurix tc3xx系列搭载了多达6个tricore嵌入式内核，每个内核的时钟频率最高可达300mhz。配备千兆以太网、信号处理单元等最新通信接口。
nxp s32、mpc57xx系列
nxp的s32系列基于arm cortex架构，包括：
s32k mcu用于一般的汽车和工业应用，达到asil b/d 的high safety和security；
s32g 车用网络处理器，用于处理与面向服务的网关、域控制器和安全协处理器相关的高性能应用；
s32s 车辆安全动力学mcu，用于管理为未来的自动驾驶和电动汽车安全加速、制动和转向；
s32r45 雷达处理器，用于远距离雷达成像的高性能、安全和可靠的处理。
mpc57xx系列基于power architecture®，包括mpc5777c，mpc577xk，mpc5777m，mpc5744p等，应用于汽车动力学、adas、高级自动驾驶应用。
发展趋势
从车用芯片的发展趋势来看，呈现以下几个趋势：
锁步芯片能支持的计算能力越来越强，目前最高的主频已由原来200-300mhz上升到1ghz；
由双核锁步向多核锁步发展，芯片内部可以实现多核，每2个核实现锁步运算；
支持千兆以太网，can、flexray，满足车内高速互联需求；
在功能安全达到asil-b/d要求下，同时支持security特性，硬件加密，可编程的硬件安全引擎支持公钥和私钥加密，防范 ip 失窃和恶意黑客入侵；
支持ota空中在线升级特性。
nxp s32k mcu架构
这类芯片在应用中比起常规的cpu芯片，需要注意并不是使用了具有锁步特性的芯片就达到了对应的安全等级要求，芯片会配套一系列完整的芯片安全使用要求需要遵循，一般会写在芯片的safety manual中，包括：
操作和使用环境的约束限制；
防范系统性失效；
系统级安全功能与芯片安全功能的匹配性，安全状态，安全时序要求，芯片不会实现特定的安全功能；
芯片安全诊断措施的正确配置和实施；
cpu芯片与外部芯片的匹配性，一般会搭配电源ic、看门狗ic、驱动ic共同实现安全要求；
common cause（共因）失效的防范。
这些要求都需要应用者逐项检查后将要求加入到系统性的安全设计中。
双核锁步芯片作为芯片级功能安全技术的代表，当前的应用已非常广泛，功能安全已不再局限于使用既有硬件元器件实现，已扩展到半导体领域，用于实现集成度更高、性能更优的安全产品，在iso26262-11 2018中对半导体技术在汽车领域的应用进行了说明，iec61508、en50129也有相应条款说明了半导体技术在各自范围内的功能安全要求。
影驰HOF PRO DDR5 7000内存详细评测报告
封装业者以IoT技术强化工厂及供应链管理
FreeRTOS入门基础知识简析
骁龙845多核AIE加持，小米MIX 2S为您带来极致性能体验
三星Note7爆炸丑闻之后总算有好消息，赔付苹果的4个亿不用付
双核锁步安全芯片的关键技术
欧宝正召回迄今售出的所有Ampera-e电动车
苹果和英特尔大力发展的Thunderbolt会走向普及吗
维智科技WAYZONE场景时空智能平台荣获最佳技术营销平台
什么是电阻？电阻为什么会存在
TIA V16与STEP 7 V5.5PID控制面板对比
颜值爆表 赏vivo Xplay5醉美外观
基于Android平台虚拟SIM卡的设计与实现
探索中国芯、云的未来十年大势
大幅面扫描仪技术术语:CIS (Contact Image
我国动力锂电池已经从核心技术进入规模应用阶段
微芯发布更大存储空间的16位dsPIC DSC和PIC24单片机
单列直插式封装（SIP）原理
MAX1425 10位单片模拟到数字转换器(ADC)
微控制器中CPU内核的中断方式