i2s总线协议及结构配置
i2s（inter—ic sound）总线， 又称 集成电路内置音频总线，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专门用于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。
i2s总线协议 一、i2s总线概述
音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。i2s（inter—ic sound）总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。
二、i2s总线规范
i2s总线拥有三条数据信号线：
1、sck： （continuous serial clock） 串行时钟
对应数字音频的每一位数据，sck都有1个脉冲。sck的频率=2×采样频率×采样位数。
2、ws： （word select） 字段（声道）选择
用于切换左右声道的数据。ws的频率＝采样频率。
命令选择线表明了正在被传输的声道。
ws为“1”表示正在传输的是左声道的数据。
ws为“0”表示正在传输的是右声道的数据。
ws可以在串行时钟的上升沿或者下降沿发生改变，并且ws信号不需要一定是对称的。在从属装置端，ws在时钟信号的上升沿发生改变。ws总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。
3、sd： （serial data） 串行数据
用二进制补码表示的音频数据。 i2s格式的信号无论有多少位有效数据，数据的最高位总是被最先传输（在ws变化（也就是一帧开始）后的第2个sck脉冲处），因此最高位拥有固定的位置，而最低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位（常补足为零）。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。为了保证数字音频信号的正确传输，发送端和接收端应该采用相同的数据格式和长度。当然，对i2s格式来说数据长度可以不同。
对于系统而言，产生sck和ws的信号端就是主设备，用master表示，简单系统示意图如图1所示：
图1 简单系统配置和基本接口时序
另一个基本的接口时序图可以参看图2所示：
图2 i2s典型的接口时序
4、时序要求
在iis总线中，任何设备都可以通过提供必需的时钟信号成为系统的主设备置，而从属设备通过外部时钟信号来得到它的内部时钟信号，这就意味着必须重视主设备和数据以及命令选择信号之间的传播延迟，总的延迟主要由两部分组成：
1.外部时钟和从设备的内部时钟之间的延迟
2.内部时钟和数据信号以及命令选择信号之间的延迟
对于数据和命令信号的输入，外部时钟和内部时的延迟不占据主导的地位，它只是延长了有效的建立时间（set-up time）。延迟的主要部分是发送端的传输延迟和设置接收端所需的时间。见图3和图4：
图3 timing for iis transmitter
图4 timing for iis receiver
其中：
5、电气特性
输出电压：
vl 《0.4v
vh》2.4v
输入电压
vil=0.8v
vih=2.0v
注：目前使用的ttl电平标准，随着其他ic（lsi）的流行，其他电平也会支持。
i2s结构配置 随着ws信号的改变，导出一个wsp脉冲信号，进入并行移位寄存器，从而输出数据被激活。串行数据的默认输入是0，因此所有位于最低位（lsb）后的数据将被设置为0。
随着第一个ws信号的改变，wsp在sck信号的下降沿重设计数器。在“1 out of n”译码器对计数器数值进行译码后，第一个串行的数据（msb）在sck时钟信号的上升沿被存放进入b1，随着计数器的增长，接下来的数据被依次存放进入b2到bn中。在下一个ws信号改变的时候，数据根据wsp脉冲的变化被存放进入左（声道）锁存器或者右（声道）锁存器，并且将b2一bn的数据清除以及计数器重设，如果有冗余的数据则最低位之后的数据将被忽略。注意：译码器和计数器（虚线内的部分）可以被一个n比特移位寄存器所代替。
iis总线接口可作为一个编码解码接口与外部8/16位的立体声音频解码电路（codec ic）相连，从而实现微唱片和便携式应用。它支持iis数据格式和msb-justified 数据格式。iis总线接口为先进先出队列fifo的访问提供dma传输模式来取代中断模式，可同时发送和接收数据，也可只发送或接收数据。
新一代奔驰C级内饰豪华且富有科技感,2.0T+7速手自一体变速箱！如此配置怎不叫人心动呢？
三菱PLC的串口通讯案例
全方位对比，告诉你魅族MX 6与小米5那个更划算！
芯耀辉软硬结合的智能DDR PHY训练技术
苹果第二颗自研处理器曝光：或命名M2
i2s总线协议及结构配置
透过华为P20系列，你我都是城市进程中的思索者
PLIN-USB使用手册
浩亭Harting多功能连接器解决方案
FactoryTalk PharmaSuite 适用于生命科学行业的制造执行系统解决方案
欧盟将为14个开源项目漏洞赏金计划支付赏金
人工智能创新发展新动能
湿度记录仪在工业领域中的应用
为什么选择铝壳的风速、风向变送器？
bldc变频洗衣机E2故障解决办法 bldc变频电机和直驱变频电机区别
新品预告丨强芯传承 FETMX6ULL-C核心板闪耀登场（文末福利）
一文解析pcb印刷电路板的发展前景
格力美的一硬一软，布局智能制造，有何不同？
AMD推出“Zen”系列发力嵌入式市场
对于伺服电机过热的问题该如何解决
i2s总线协议 一、i2s总线概述
音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。i2s（inter—ic sound）总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。
二、i2s总线规范
i2s总线拥有三条数据信号线：
1、sck： （continuous serial clock） 串行时钟
对应数字音频的每一位数据，sck都有1个脉冲。sck的频率=2×采样频率×采样位数。
2、ws： （word select） 字段（声道）选择
用于切换左右声道的数据。ws的频率＝采样频率。
命令选择线表明了正在被传输的声道。
ws为“1”表示正在传输的是左声道的数据。
ws为“0”表示正在传输的是右声道的数据。
ws可以在串行时钟的上升沿或者下降沿发生改变，并且ws信号不需要一定是对称的。在从属装置端，ws在时钟信号的上升沿发生改变。ws总是在最高位传输前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。
3、sd： （serial data） 串行数据
用二进制补码表示的音频数据。 i2s格式的信号无论有多少位有效数据，数据的最高位总是被最先传输（在ws变化（也就是一帧开始）后的第2个sck脉冲处），因此最高位拥有固定的位置，而最低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位（常补足为零）。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。为了保证数字音频信号的正确传输，发送端和接收端应该采用相同的数据格式和长度。当然，对i2s格式来说数据长度可以不同。
对于系统而言，产生sck和ws的信号端就是主设备，用master表示，简单系统示意图如图1所示：
图1 简单系统配置和基本接口时序
另一个基本的接口时序图可以参看图2所示：
图2 i2s典型的接口时序
4、时序要求
在iis总线中，任何设备都可以通过提供必需的时钟信号成为系统的主设备置，而从属设备通过外部时钟信号来得到它的内部时钟信号，这就意味着必须重视主设备和数据以及命令选择信号之间的传播延迟，总的延迟主要由两部分组成：
1.外部时钟和从设备的内部时钟之间的延迟
2.内部时钟和数据信号以及命令选择信号之间的延迟
对于数据和命令信号的输入，外部时钟和内部时的延迟不占据主导的地位，它只是延长了有效的建立时间（set-up time）。延迟的主要部分是发送端的传输延迟和设置接收端所需的时间。见图3和图4：
图3 timing for iis transmitter
图4 timing for iis receiver
其中：
5、电气特性
输出电压：
vl 《0.4v
vh》2.4v
输入电压
vil=0.8v
vih=2.0v
注：目前使用的ttl电平标准，随着其他ic（lsi）的流行，其他电平也会支持。
i2s结构配置 随着ws信号的改变，导出一个wsp脉冲信号，进入并行移位寄存器，从而输出数据被激活。串行数据的默认输入是0，因此所有位于最低位（lsb）后的数据将被设置为0。
随着第一个ws信号的改变，wsp在sck信号的下降沿重设计数器。在“1 out of n”译码器对计数器数值进行译码后，第一个串行的数据（msb）在sck时钟信号的上升沿被存放进入b1，随着计数器的增长，接下来的数据被依次存放进入b2到bn中。在下一个ws信号改变的时候，数据根据wsp脉冲的变化被存放进入左（声道）锁存器或者右（声道）锁存器，并且将b2一bn的数据清除以及计数器重设，如果有冗余的数据则最低位之后的数据将被忽略。注意：译码器和计数器（虚线内的部分）可以被一个n比特移位寄存器所代替。
iis总线接口可作为一个编码解码接口与外部8/16位的立体声音频解码电路（codec ic）相连，从而实现微唱片和便携式应用。它支持iis数据格式和msb-justified 数据格式。iis总线接口为先进先出队列fifo的访问提供dma传输模式来取代中断模式，可同时发送和接收数据，也可只发送或接收数据。
新一代奔驰C级内饰豪华且富有科技感,2.0T+7速手自一体变速箱！如此配置怎不叫人心动呢？
三菱PLC的串口通讯案例
全方位对比，告诉你魅族MX 6与小米5那个更划算！
芯耀辉软硬结合的智能DDR PHY训练技术
苹果第二颗自研处理器曝光：或命名M2
i2s总线协议及结构配置
透过华为P20系列，你我都是城市进程中的思索者
PLIN-USB使用手册
浩亭Harting多功能连接器解决方案
FactoryTalk PharmaSuite 适用于生命科学行业的制造执行系统解决方案
欧盟将为14个开源项目漏洞赏金计划支付赏金
人工智能创新发展新动能
湿度记录仪在工业领域中的应用
为什么选择铝壳的风速、风向变送器？
bldc变频洗衣机E2故障解决办法 bldc变频电机和直驱变频电机区别
新品预告丨强芯传承 FETMX6ULL-C核心板闪耀登场（文末福利）
一文解析pcb印刷电路板的发展前景
格力美的一硬一软，布局智能制造，有何不同？
AMD推出“Zen”系列发力嵌入式市场
对于伺服电机过热的问题该如何解决