如何实现高速时钟信号的差分布线
如何实现高速时钟信号的差分布线
在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一个输出端的时钟信号线，如何实现差分布线？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side 实现的方式较多。
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
高速时钟信号的差分布线
会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。
对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
差分阻抗的计算是 2(z11 - z12), 其中, z11是走线本身的特性阻抗, z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。 这样信号品质会好些。
q：在allegro中怎么设置差分对
a：logic----〉assign differential pair，然后在electrical constraint spreadsheet...里面可以设置线宽，线距。
AT32讲堂058 | 雅特力AT32F425 DMA使用指南
怎样做好电动机起动前的准备工作？
明天发布？华为P10：曲面来袭，三星S7edge跟荣耀8的结合体？
nRF7002 Wi-Fi 6协同IC以及nRF7002开发套件
我们如何将AIoT融入工业应用以及它会给我们带来什么益处？
如何实现高速时钟信号的差分布线
S-Modlue远红外气体传感器的驱动设计与实现
赵福全对话付于武（上）：构建命运共同体是未来企业生存与发展的根本
区块链钱包是什么_区块链钱包可以做什么
罗永浩卸任,优点科技收购锤子科技子公司畅呼吸
因新款iPhone热销富士康9月收入增长超30% 将创下新高
安谋科技亮相ICCAD 2023：聚焦本土创新，拥抱智能计算芯时代
xSPI NOR Flash的“x”代表什么？
英伟达嵌入式计算平台让神经网络走进终端设备
M1 Mac运行win10的网卡、声卡和多款x86软件已正常运行
PS4Slim评测 体积更小重量更轻外观更好看
一步步指南：热保护器、温度开关的选型过程解析「安的电子」
特斯拉Model S Plaid的充电功率探讨
华硕推出ROG Strix XG248Q，23．8寸大小,为顶级游戏玩家打造
关于嵌入式Linux项目开发内容
在高速设计中，如何解决信号的完整性问题？差分布线方式是如何实现的？对于只有一个输出端的时钟信号线，如何实现差分布线？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距由差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走在同一走线层(side-by-side)，一为两条线走在上下相邻两层(over-under)。一般以前者side-by-side 实现的方式较多。
要用差分布线一定是信号源和接收端也都是差分信号才有意义。所以对只有一个输出端的时钟信号是无法使用差分布线的。
高速时钟信号的差分布线
会使高频信号能量衰减的原因一是导体本身的电阻特性(conductor loss), 包括集肤效应(skin effect), 另一是介电物质的dielectric loss。这两种因子在电磁理论分析传输线效应(transmission line effect)时, 可看出他们对信号衰减的影响程度。差分线的耦合是会影响各自的特性阻抗, 变的较小, 根据分压原理(voltage divider)这会使信号源送到线上的电压小一点。 至于, 因耦合而使信号衰减的理论分析我并没有看过, 所以我无法评论。
对差分对的布线方式应该要适当的靠近且平行。 所谓适当的靠近是因为这间距会影响到差分阻抗(differential impedance)的值, 此值是设计差分对的重要参数。 需要平行也是因为要保持差分阻抗的一致性。 若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。
差分阻抗的计算是 2(z11 - z12), 其中, z11是走线本身的特性阻抗, z12是两条差分线间因为耦合而产生的阻抗, 与线距有关。所以, 要设计差分阻抗为100欧姆时, 走线本身的特性阻抗一定要稍大于50欧姆。 至于要大多少, 可用仿真软件算出来。
接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。 这样信号品质会好些。
q：在allegro中怎么设置差分对
a：logic----〉assign differential pair，然后在electrical constraint spreadsheet...里面可以设置线宽，线距。
AT32讲堂058 | 雅特力AT32F425 DMA使用指南
怎样做好电动机起动前的准备工作？
明天发布？华为P10：曲面来袭，三星S7edge跟荣耀8的结合体？
nRF7002 Wi-Fi 6协同IC以及nRF7002开发套件
我们如何将AIoT融入工业应用以及它会给我们带来什么益处？
如何实现高速时钟信号的差分布线
S-Modlue远红外气体传感器的驱动设计与实现
赵福全对话付于武（上）：构建命运共同体是未来企业生存与发展的根本
区块链钱包是什么_区块链钱包可以做什么
罗永浩卸任,优点科技收购锤子科技子公司畅呼吸
因新款iPhone热销富士康9月收入增长超30% 将创下新高
安谋科技亮相ICCAD 2023：聚焦本土创新，拥抱智能计算芯时代
xSPI NOR Flash的“x”代表什么？
英伟达嵌入式计算平台让神经网络走进终端设备
M1 Mac运行win10的网卡、声卡和多款x86软件已正常运行
PS4Slim评测 体积更小重量更轻外观更好看
一步步指南：热保护器、温度开关的选型过程解析「安的电子」
特斯拉Model S Plaid的充电功率探讨
华硕推出ROG Strix XG248Q，23．8寸大小,为顶级游戏玩家打造
关于嵌入式Linux项目开发内容