一种DC/DC变换器中差分延迟线ADC的实现
摘要：文中介绍了一种无需外部时钟、可抵消部分工艺偏差的差分延迟线adc，并对其建模。该adc结构简单、控制信号在内部产生、转换速率快、功耗低，可应用在高频数字dc/dc控制芯片中。在0.13μmcmos工艺下仿真表明，在采样电压0.7～1.5v范围内，该adc输出没有明显偏移，线性度良好。
关键词：dc/dc;延迟线adc;dpwm
传统的dc/dc变换器一般采用模拟控制方式，它具有体积小，功耗低等优点，但易受噪声影响。而数字控制的dc/dc变换器对工艺参数和环境不敏感、控制算法可通过编程实现、易于集成，且能大大缩短产品的开发周期。
1 dc/dc变换器结构
数字控制器主要由模数转换器(adc)、数字补偿器(digital compensator)和数字脉冲宽度调制器(dpwm)组成。一种常用的数字控制器如图1所示。主电路输出电压与基准电压经adc进行比较并转换为相应的数字误差信号，数字补偿器则根据误差进行补偿得到给定数字信号。经dpwm转换成时间信号，控制主电路开关通断。
2 延迟线adc
标准cmos工艺下一个逻辑门延迟td与电源电压vdd叻有这样一个关系
其中，k是一个与器件和工艺有关的常数，vth是mos器件的阈值电压。当vdd大于vth时，td可看作与vdd成反比。
延迟线adc由延迟链、寄存器组和译码电路组成，结构如图2所示。一串延迟单元组成延迟链。一种可行的延迟单元的结构如图3所示。它由一个反相器与一个或非门级联得到。每个延迟单元都有一个输入端，一个复位端和一个输出端。
给定一个开始信号ad_stan，经一定时间间隔后产生一个采样脉冲信号sample，作为d触发器的控制信号。在采样信号有效时对d触发器的输入信号进行锁存，将d触发器的输出信号送至译码电路得到最后的误差信号。图4是延迟线adc的时序图，假设图2中n=8。在采样信号有效时，ad_start信号正好传到第5个延迟单元，于是q1～q5输出为1，q6～q8输出为0。采样电压越大，延迟时间td越小，信号传播得越快，输出的温度计码中的1的个数越多。译码电路再将温度计码转换为所需要的二进制码。延迟线adc即通过输入电源对延迟链供电，根据延迟链延迟时间的大小来确定输入的大小。
3 差分延迟线adc
3.1 差分延迟线adc结构分析
延迟线adc结构简单，功耗小，但易受工艺和温度环境影响，且采样信号需外部产生，增加了电路的复杂性，而且采样信号的延迟大小会影响adc量化电平的大小，使得系统输出不易稳定。
差分延迟线结构是对延迟线结构的一种改进，结构图如图5所示。差分延迟线adc由两条全同的延迟链组成，主延迟链(primary delay-line)和参考延迟链(reference delay-line)。参考延迟链可经主延迟链复制而来。两条差分延迟链共用一个启动信号ad_start，使两条延迟链的工作状态完全相同。差分延迟链的两个输入分别是采样电压vsense和基准。
电压vref，vsense须小于vref，根据电压越大延迟越小的原理，参考延迟链先于主延迟链传播完，将与主延迟链相连的d触发器打开，对主延迟链上的vsense进行采样。这样就实现了将采样电压与基准电压作比较，再通过译码电路得到系统需要的数字误差信号。
差分延迟线adc的控制信号在内部产生，进一步简化了电路结构。采用差分形式输入，使得采样电压和基准电压同时受到温度和工艺偏差的影响，减少主延迟链的延时偏差。
3.2 差分延迟线adc建模
设延迟链中的延迟单元个数为n，延迟时间td是vdd的函数：td=td(vdd)，则有
即转换时间tc是分辨率vq，延迟时间td以及延迟函数的斜率的函数。
图6为0.13μm cmos工艺下单个延迟单元与vdd的关系曲线。
4 设计方法和仿真结果
延迟单元对精度要求较高，采用全定制设计，而译码电路对精度要求较低，采用基于标准库单元设计，整体电路使用hsim进行数模混合仿真。
设计时，基准电压为1.5v，工作频率是1.5mhz，输入电压从0.7～1.5v线性上升，输出为译码后的结果，即6位数字信号e。vsense每增加或减少12.5mv，e增加或减少“1”，但e的最大值是63。图7为0.13μm cmos工艺下差分延迟线adc的输入输出曲线，可以看出，差分延迟线adc的输出没有明显偏移，零输入对应零输出，线性度良好。
5 结束语
该差分延迟线adc电路结构简单，不需要外部电路产生控制信号，可抵消部分工艺偏差。该adc转换速率很快，功耗低，适合应用在高频数字dc/dc变换器中。
玄铁RISC-V处理器8款芯片实战分析
三星 SDI、LG 新能源、SKI 等动力电池 “韩国帮”，正在超高镍电池技术路线上急行军
光模块参数
智慧公安系统可从多个方面对警务人员的工作进行管理
京信通信发布TO C和TO B最新产品和解决方案，实现产业的智能化升级
一种DC/DC变换器中差分延迟线ADC的实现
COB超高清显示屏
关于嵌入式语音控制方案的分析和介绍
新闻周刊：中国将超越美国引领全球技术创新
中兴通讯依靠Pre5G助力比利时Telenet创下欧洲最快网速
倍捷连接器携多款互联解决方案登陆台湾国际智慧能源周
10本让你成为机器学习领域的专家的好书！
时科电子颜小东：《让LED产品拥有良芯》的的主题演讲
小米6要来了，除了骁龙835还有大动作
SIA回应美国商务部首个半导体制造激励措施：重振半导体生产和创新
2019年智能手机处理器市场华为逆势增长 高通稳坐第一
未来照明发展将趋向人因照明 安防企业身影闪现
硅基仿生布局动态血糖仪市场，创建血糖监测新体系
免接触无人配送机器人上岗 助力北京多家医院防控疫情
基于STM32单片机的简易电子琴设计(1)
关键词：dc/dc;延迟线adc;dpwm
传统的dc/dc变换器一般采用模拟控制方式，它具有体积小，功耗低等优点，但易受噪声影响。而数字控制的dc/dc变换器对工艺参数和环境不敏感、控制算法可通过编程实现、易于集成，且能大大缩短产品的开发周期。
1 dc/dc变换器结构
数字控制器主要由模数转换器(adc)、数字补偿器(digital compensator)和数字脉冲宽度调制器(dpwm)组成。一种常用的数字控制器如图1所示。主电路输出电压与基准电压经adc进行比较并转换为相应的数字误差信号，数字补偿器则根据误差进行补偿得到给定数字信号。经dpwm转换成时间信号，控制主电路开关通断。
2 延迟线adc
标准cmos工艺下一个逻辑门延迟td与电源电压vdd叻有这样一个关系
其中，k是一个与器件和工艺有关的常数，vth是mos器件的阈值电压。当vdd大于vth时，td可看作与vdd成反比。
延迟线adc由延迟链、寄存器组和译码电路组成，结构如图2所示。一串延迟单元组成延迟链。一种可行的延迟单元的结构如图3所示。它由一个反相器与一个或非门级联得到。每个延迟单元都有一个输入端，一个复位端和一个输出端。
给定一个开始信号ad_stan，经一定时间间隔后产生一个采样脉冲信号sample，作为d触发器的控制信号。在采样信号有效时对d触发器的输入信号进行锁存，将d触发器的输出信号送至译码电路得到最后的误差信号。图4是延迟线adc的时序图，假设图2中n=8。在采样信号有效时，ad_start信号正好传到第5个延迟单元，于是q1～q5输出为1，q6～q8输出为0。采样电压越大，延迟时间td越小，信号传播得越快，输出的温度计码中的1的个数越多。译码电路再将温度计码转换为所需要的二进制码。延迟线adc即通过输入电源对延迟链供电，根据延迟链延迟时间的大小来确定输入的大小。
3 差分延迟线adc
3.1 差分延迟线adc结构分析
延迟线adc结构简单，功耗小，但易受工艺和温度环境影响，且采样信号需外部产生，增加了电路的复杂性，而且采样信号的延迟大小会影响adc量化电平的大小，使得系统输出不易稳定。
差分延迟线结构是对延迟线结构的一种改进，结构图如图5所示。差分延迟线adc由两条全同的延迟链组成，主延迟链(primary delay-line)和参考延迟链(reference delay-line)。参考延迟链可经主延迟链复制而来。两条差分延迟链共用一个启动信号ad_start，使两条延迟链的工作状态完全相同。差分延迟链的两个输入分别是采样电压vsense和基准。
电压vref，vsense须小于vref，根据电压越大延迟越小的原理，参考延迟链先于主延迟链传播完，将与主延迟链相连的d触发器打开，对主延迟链上的vsense进行采样。这样就实现了将采样电压与基准电压作比较，再通过译码电路得到系统需要的数字误差信号。
差分延迟线adc的控制信号在内部产生，进一步简化了电路结构。采用差分形式输入，使得采样电压和基准电压同时受到温度和工艺偏差的影响，减少主延迟链的延时偏差。
3.2 差分延迟线adc建模
设延迟链中的延迟单元个数为n，延迟时间td是vdd的函数：td=td(vdd)，则有
即转换时间tc是分辨率vq，延迟时间td以及延迟函数的斜率的函数。
图6为0.13μm cmos工艺下单个延迟单元与vdd的关系曲线。
4 设计方法和仿真结果
延迟单元对精度要求较高，采用全定制设计，而译码电路对精度要求较低，采用基于标准库单元设计，整体电路使用hsim进行数模混合仿真。
设计时，基准电压为1.5v，工作频率是1.5mhz，输入电压从0.7～1.5v线性上升，输出为译码后的结果，即6位数字信号e。vsense每增加或减少12.5mv，e增加或减少“1”，但e的最大值是63。图7为0.13μm cmos工艺下差分延迟线adc的输入输出曲线，可以看出，差分延迟线adc的输出没有明显偏移，零输入对应零输出，线性度良好。
5 结束语
该差分延迟线adc电路结构简单，不需要外部电路产生控制信号，可抵消部分工艺偏差。该adc转换速率很快，功耗低，适合应用在高频数字dc/dc变换器中。
玄铁RISC-V处理器8款芯片实战分析
三星 SDI、LG 新能源、SKI 等动力电池 “韩国帮”，正在超高镍电池技术路线上急行军
光模块参数
智慧公安系统可从多个方面对警务人员的工作进行管理
京信通信发布TO C和TO B最新产品和解决方案，实现产业的智能化升级
一种DC/DC变换器中差分延迟线ADC的实现
COB超高清显示屏
关于嵌入式语音控制方案的分析和介绍
新闻周刊：中国将超越美国引领全球技术创新
中兴通讯依靠Pre5G助力比利时Telenet创下欧洲最快网速
倍捷连接器携多款互联解决方案登陆台湾国际智慧能源周
10本让你成为机器学习领域的专家的好书！
时科电子颜小东：《让LED产品拥有良芯》的的主题演讲
小米6要来了，除了骁龙835还有大动作
SIA回应美国商务部首个半导体制造激励措施：重振半导体生产和创新
2019年智能手机处理器市场华为逆势增长 高通稳坐第一
未来照明发展将趋向人因照明 安防企业身影闪现
硅基仿生布局动态血糖仪市场，创建血糖监测新体系
免接触无人配送机器人上岗 助力北京多家医院防控疫情
基于STM32单片机的简易电子琴设计(1)