玄铁RISC-V处理器8款芯片实战分析
虽然risc-v 架构还不完善，在诸如安全、虚拟化架构、iommu/smmu、中断控制架构、ras（reliability，availability and serviceability）等方面还刚起步，在代码密度（code size）、虚拟内存管理、原子操作效率等方面也还存在一些缺陷，但这不会妨碍 risc-v 架构的长远向好发展，因为其开源的本质不曾改变。 回顾linux 内核的发展历史，在 linux 内核之前，ibm 的 unix 收费操作系统无论在稳定性和用户体验上都是非常成功的，而相比之下刚出道的 linux 内核无论在稳定性以及用户体验上都比较糟糕，但是由于 linux 内核的开源属性迅速在 5 年时间内（1991 年到 1996 年）吸引了超过 350 万开发者的使用。 经过30年的发展，linux 操作系统（基于 linux 内核开发的各种操作系统）已经成为世界上最主流的操作系统之一（windows 主要在桌面机，ios/安卓主要在智能手机和平板电脑），无论在服务器、云计算以及嵌入式领域基本已是 linux 内核的天下。 risc-v 和 x86、arm 的竞争完全是不同维度的竞争，他们三个分别是全球处理器技术演进在不同阶段的产物，而基本可以确定的是未来三种架构会长期共存，只是应用的侧重领域有所不同罢了。 本文来自“玄铁risc-v处理器入门及实战”，平头哥玄铁 cpu 是智能、安全、端云一体芯片架构的基石，为数字化时代提供计算核心。玄铁自诞生以来，坚持核心技术自研发展道路，新系列产品积极拥抱开源 risc-v架构。
入门级微控制器：e902
玄铁 e902 采用 2 级极简流水线并对执行效率进行了增强，典型工作频率＞150mhz，是首款支持硬件安全扩展技术的 risc-v 处理器。可以应用在对功耗和成本极其敏感的iot、mcu 等场景。
e902 处理器采用 2 级流水线结构：取指和执行。指令取指阶段主要负责从内存中获取指令；指令执行阶段主要负责指令译码、执行和回写。
高能效微控制器：e906
玄铁 e906 采用 5 级按序流水线，典型工作频率＞1ghz，可选性能优异的单精度浮点单元以及标量 dsp 计算单元。可以应用在无线接入、音频、中高端 mcu、导航等场景。
e906 处理器采用 5 级流水线结构：取指、译码、执行、内存访问、写回。 ● 取指阶段，访问指令 cache 或者总线，获取指令，同时访问 btb，发起 0 延时跳转。 ● 译码阶段，访问动态分支预测器和返回栈，发起分支的预测跳转，同时进行指令译码，读取寄存器堆，处理数据相关性和数据前馈。 ● 执行阶段，完成单周期整型计算指令和多周期乘除法指令的执行、存储/加载指令地址计算和跳转指令处理。其中，整型计算包括普通的算术指令和逻辑指令。 ● 内存访问阶段，利用执行阶段产生的存储/载入指令的目标地址访问数据 cache 或者总线。 ● 写回阶段，将指令执行结果写回寄存器堆。 e906 设计有片上紧耦合的 ip 接口和多条 ahb-lite 的总线接口。片上紧耦合的 ip 接口集成矢量中断控制器（clic），支持中断嵌套。外部中断源数量最高可配置 240 个，中断优先级支持 4/8/16/32 级可配置。
计算增强型微控制器：e907
玄铁 e907 采用 5 级按序流水线，典型工作频率＞1ghz，是玄铁 mcu 处理器中的性能最高的处理器核，可选配高性能浮点以及 dsp 计算单元，同时支持 tcm 扩展以及中断加速技术以进一步提升实时性。可以应用在语音入口 mcu、tws、mpu、多模无线接入等场景。
e907 处理器采用 5 级流水线结构：取指、译码、执行、内存访问、写回。 ● 取指阶段，访问指令 cache 或者外部总线，获取指令，同时访问 btb，发起 0 延时跳转。 ● 译码阶段，访问动态分支预测器和返回栈，发起分支的预测跳转，同时进行指令译码，读取寄存器堆，处理数据相关性和数据前馈。 ● 执行阶段，完成单周期整型计算指令和多周期乘除法指令的执行、存储/加载指令地址计算和跳转指令处理。其中，整型计算包括普通的算术指令和逻辑指令。 ● 内存访问阶段，利用执行阶段产生的存储/载入指令的目标地址访问数据 cache 或者外部总线。 ● 写回阶段，将指令执行结果写回寄存器堆。 e907 设计有片上紧耦合的 ip 接口和两条主设备总线接口。片上紧耦合的 ip 接口集成矢量中断控制器（clic），支持中断嵌套。外部中断源数量最高可配置 240 个，中断优先级支持 4/8/16/32 级可配置。
高能效应用处理：c906
玄铁 c906 采用 5-8 级变长流水线，典型工作频率＞1ghz，标配内存管理单元，可运行 linux 等操作系统，并可选性能优异的单精度浮点和矢量运算单元。可以应用在消费类 ipc、多媒体、消费类电子等场景。
c906 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、可配的矢量执行单元（vpu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）、物理内存保护单元（pmp）、主设备接口单元（axi master if）等。
兼容 64 位高能效处理：c908
玄铁 c908 采用 9 级双发按序流水线，典型工作频率＞2ghz，通过指令融合技术进一步提升流水线效率，实现了卓越的能效比。兼容 rva22 标准，同时兼容 risc-v 最新vector1.0 标准以进一步提升 ai 算力。
c908 核内子系统主要包含：指令提取单元（ifu）、指令执行单元（ieu）、矢量浮点执行单元（vfpu）、存储载入单元（lsu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。
高性能应用处理：c910
玄铁 c910 采用 12 级多发乱序流水线，典型工作频率＞2.5ghz，是首款实现规模化量产的高性能乱序 risc-v 处理器。采用 3 发射、8 执行的深度乱序执行架构，针对算术运算、内存访问以及多核同步等方面进行了增强。
c910 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。 c910 多核子系统包含：数据一致性接口单元（ciu）、二级高速缓存、主设备接口单元、可配置的 axi4.0 设备一致性接口（dcp，device coherence port）、平台级中断控制器（plic）、计时器和自定义多核单端口调试框架。
ai 加速引擎：c920
玄铁 c920 采用 12 级多发乱序流水线，典型工作频率＞2.5ghz，标配单精度浮点单元，并可进一步选配高性能乱序矢量运算单元。同时具备出色的访存能力，支持高性能数据预取技术。可以应用在有高并发算力要求的人工智能、自动驾驶等场景。
c920 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、矢量执行单元（vu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。 c920 多核子系统包含：数据一致性接口单元（ciu）、二级高速缓存、主设备接口单元、可配置的 axi4.0 设备一致性接口（dcp，device coherence port）、平台级中断控制器（plic）、计时器和自定义多核单端口调试框架。
可靠实时增强：r910
玄铁 r910 用 12 级多发乱序流水线，典型工作频率＞2.5ghz，同时支持 cache 以及tcm 存储架构，各级片上存储支持校验纠错以提升可靠性，可进一步选配快速外设接口以及一致性外设接口，从而大幅提升系统实时性。可以应用在对实时性及算力有高要求的企业级 ssd，网络通信等场景。
r910 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。 r910 多核子系统包含：数据一致性接口单元（ciu）、二级高速缓存、主设备接口单元、可配置的快速外设访问接口（llp）、可配置的 apb 主设备接口（fpp）、可配置的紧耦合内存访问接口（tcmsp）、可配置的 axi4.0 设备一致性接口（dcp，device coherence port）、平台级中断控制器（plic）、计时器和自定义多核单端口调试框架。
具有保护功能的延时渐亮灯
AM021047SF-3H宽带功率放大器AMCOM
开创真无线蓝牙耳机新起点 索尼真无线降噪蓝牙耳机WF-1000XM3
英创信息技术GPRS-串口数据透明传输简介
Galaxy A52和Galaxy A72将在印度推出
玄铁RISC-V处理器8款芯片实战分析
三星 SDI、LG 新能源、SKI 等动力电池 “韩国帮”，正在超高镍电池技术路线上急行军
光模块参数
智慧公安系统可从多个方面对警务人员的工作进行管理
京信通信发布TO C和TO B最新产品和解决方案，实现产业的智能化升级
TD-LTE试验进入拐点 三企业推多模芯片
我国充电桩市场步入2.0时代，技术路线百花齐放互联互通加速推进
Agilent E4431B ESG-D系列 信号发生器
太赫兹波介于微波波段的终点与红外线波段的起点之间
常用的linux系统性能监控命令
倍捷连接器携多款互联解决方案登陆台湾国际智慧能源周
10本让你成为机器学习领域的专家的好书！
时科电子颜小东：《让LED产品拥有良芯》的的主题演讲
小米6要来了，除了骁龙835还有大动作
SIA回应美国商务部首个半导体制造激励措施：重振半导体生产和创新
入门级微控制器：e902
玄铁 e902 采用 2 级极简流水线并对执行效率进行了增强，典型工作频率＞150mhz，是首款支持硬件安全扩展技术的 risc-v 处理器。可以应用在对功耗和成本极其敏感的iot、mcu 等场景。
e902 处理器采用 2 级流水线结构：取指和执行。指令取指阶段主要负责从内存中获取指令；指令执行阶段主要负责指令译码、执行和回写。
高能效微控制器：e906
玄铁 e906 采用 5 级按序流水线，典型工作频率＞1ghz，可选性能优异的单精度浮点单元以及标量 dsp 计算单元。可以应用在无线接入、音频、中高端 mcu、导航等场景。
e906 处理器采用 5 级流水线结构：取指、译码、执行、内存访问、写回。 ● 取指阶段，访问指令 cache 或者总线，获取指令，同时访问 btb，发起 0 延时跳转。 ● 译码阶段，访问动态分支预测器和返回栈，发起分支的预测跳转，同时进行指令译码，读取寄存器堆，处理数据相关性和数据前馈。 ● 执行阶段，完成单周期整型计算指令和多周期乘除法指令的执行、存储/加载指令地址计算和跳转指令处理。其中，整型计算包括普通的算术指令和逻辑指令。 ● 内存访问阶段，利用执行阶段产生的存储/载入指令的目标地址访问数据 cache 或者总线。 ● 写回阶段，将指令执行结果写回寄存器堆。 e906 设计有片上紧耦合的 ip 接口和多条 ahb-lite 的总线接口。片上紧耦合的 ip 接口集成矢量中断控制器（clic），支持中断嵌套。外部中断源数量最高可配置 240 个，中断优先级支持 4/8/16/32 级可配置。
计算增强型微控制器：e907
玄铁 e907 采用 5 级按序流水线，典型工作频率＞1ghz，是玄铁 mcu 处理器中的性能最高的处理器核，可选配高性能浮点以及 dsp 计算单元，同时支持 tcm 扩展以及中断加速技术以进一步提升实时性。可以应用在语音入口 mcu、tws、mpu、多模无线接入等场景。
e907 处理器采用 5 级流水线结构：取指、译码、执行、内存访问、写回。 ● 取指阶段，访问指令 cache 或者外部总线，获取指令，同时访问 btb，发起 0 延时跳转。 ● 译码阶段，访问动态分支预测器和返回栈，发起分支的预测跳转，同时进行指令译码，读取寄存器堆，处理数据相关性和数据前馈。 ● 执行阶段，完成单周期整型计算指令和多周期乘除法指令的执行、存储/加载指令地址计算和跳转指令处理。其中，整型计算包括普通的算术指令和逻辑指令。 ● 内存访问阶段，利用执行阶段产生的存储/载入指令的目标地址访问数据 cache 或者外部总线。 ● 写回阶段，将指令执行结果写回寄存器堆。 e907 设计有片上紧耦合的 ip 接口和两条主设备总线接口。片上紧耦合的 ip 接口集成矢量中断控制器（clic），支持中断嵌套。外部中断源数量最高可配置 240 个，中断优先级支持 4/8/16/32 级可配置。
高能效应用处理：c906
玄铁 c906 采用 5-8 级变长流水线，典型工作频率＞1ghz，标配内存管理单元，可运行 linux 等操作系统，并可选性能优异的单精度浮点和矢量运算单元。可以应用在消费类 ipc、多媒体、消费类电子等场景。
c906 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、可配的矢量执行单元（vpu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）、物理内存保护单元（pmp）、主设备接口单元（axi master if）等。
兼容 64 位高能效处理：c908
玄铁 c908 采用 9 级双发按序流水线，典型工作频率＞2ghz，通过指令融合技术进一步提升流水线效率，实现了卓越的能效比。兼容 rva22 标准，同时兼容 risc-v 最新vector1.0 标准以进一步提升 ai 算力。
c908 核内子系统主要包含：指令提取单元（ifu）、指令执行单元（ieu）、矢量浮点执行单元（vfpu）、存储载入单元（lsu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。
高性能应用处理：c910
玄铁 c910 采用 12 级多发乱序流水线，典型工作频率＞2.5ghz，是首款实现规模化量产的高性能乱序 risc-v 处理器。采用 3 发射、8 执行的深度乱序执行架构，针对算术运算、内存访问以及多核同步等方面进行了增强。
c910 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。 c910 多核子系统包含：数据一致性接口单元（ciu）、二级高速缓存、主设备接口单元、可配置的 axi4.0 设备一致性接口（dcp，device coherence port）、平台级中断控制器（plic）、计时器和自定义多核单端口调试框架。
ai 加速引擎：c920
玄铁 c920 采用 12 级多发乱序流水线，典型工作频率＞2.5ghz，标配单精度浮点单元，并可进一步选配高性能乱序矢量运算单元。同时具备出色的访存能力，支持高性能数据预取技术。可以应用在有高并发算力要求的人工智能、自动驾驶等场景。
c920 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、矢量执行单元（vu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。 c920 多核子系统包含：数据一致性接口单元（ciu）、二级高速缓存、主设备接口单元、可配置的 axi4.0 设备一致性接口（dcp，device coherence port）、平台级中断控制器（plic）、计时器和自定义多核单端口调试框架。
可靠实时增强：r910
玄铁 r910 用 12 级多发乱序流水线，典型工作频率＞2.5ghz，同时支持 cache 以及tcm 存储架构，各级片上存储支持校验纠错以提升可靠性，可进一步选配快速外设接口以及一致性外设接口，从而大幅提升系统实时性。可以应用在对实时性及算力有高要求的企业级 ssd，网络通信等场景。
r910 核内子系统主要包含：指令提取单元（ifu）、指令译码单元（idu）、整型执行单元（iu）、浮点单元（fpu）、存储载入单元（lsu）、指令退休单元（rtu）、虚拟内存管理单元（mmu）和物理内存保护单元（pmp）。 r910 多核子系统包含：数据一致性接口单元（ciu）、二级高速缓存、主设备接口单元、可配置的快速外设访问接口（llp）、可配置的 apb 主设备接口（fpp）、可配置的紧耦合内存访问接口（tcmsp）、可配置的 axi4.0 设备一致性接口（dcp，device coherence port）、平台级中断控制器（plic）、计时器和自定义多核单端口调试框架。
具有保护功能的延时渐亮灯
AM021047SF-3H宽带功率放大器AMCOM
开创真无线蓝牙耳机新起点 索尼真无线降噪蓝牙耳机WF-1000XM3
英创信息技术GPRS-串口数据透明传输简介
Galaxy A52和Galaxy A72将在印度推出
玄铁RISC-V处理器8款芯片实战分析
三星 SDI、LG 新能源、SKI 等动力电池 “韩国帮”，正在超高镍电池技术路线上急行军
光模块参数
智慧公安系统可从多个方面对警务人员的工作进行管理
京信通信发布TO C和TO B最新产品和解决方案，实现产业的智能化升级
TD-LTE试验进入拐点 三企业推多模芯片
我国充电桩市场步入2.0时代，技术路线百花齐放互联互通加速推进
Agilent E4431B ESG-D系列 信号发生器
太赫兹波介于微波波段的终点与红外线波段的起点之间
常用的linux系统性能监控命令
倍捷连接器携多款互联解决方案登陆台湾国际智慧能源周
10本让你成为机器学习领域的专家的好书！
时科电子颜小东：《让LED产品拥有良芯》的的主题演讲
小米6要来了，除了骁龙835还有大动作
SIA回应美国商务部首个半导体制造激励措施：重振半导体生产和创新