一文知道Xilinx Serdes时钟纠正clock correction的步骤

1、时钟纠正原理
时钟纠正比较简单,下面一个图就能说清楚。
首先为什么要使用时钟纠正,是因为cdr恢复的用户时钟user_clk和硬核时钟xclk虽然频率一样,但是会有略微的不同,正是这样导致内部的fifo有可能读空和写满,这样就会导致传输错误。与其传输出错误,不如我们就发送一个特定的序列让它去“出错”。在fifo快满的时丢弃这个序列,在fifo快读空时加入这个序列。由于收发双方约定好了这个序列是什么,这样可以避免出错。
2、设置buff大小
即设置最小延迟和最大延迟,buff中的内容在小于或大于这两个值时就会插入或删除特定的cc序列。设置最小延迟要求如下表。(ip核里面不用设置这个,因为提供了ppm offset核cc序列发送的周期,ip核会自己计算出来,真是智能!)
3、设置序列长度,跟上面一样,和comma码的长度有关。
4、ip核设置

华为EMUI10.0将于8月9日发布
低压灯带线性恒流驱动芯片方案产品SM4A00成熟方案运用分析
小度驭龙 逐鹿AI铁王座
千款VR游戏大作随心畅享 HUAWEI VR Glass专属配件正式开售
2018年电线电缆行业市场概况与发展前景分析 全球平稳发展、中国潜力较大
一文知道Xilinx Serdes时钟纠正clock correction的步骤
程序员和开发者的时间都去哪了
8.3安全机器人---抱闸测试解析
44家LED相关企业公布了2019年一季度报告
超软IGBT续流二极管具备行业领先的低损耗特性
74ls148价格和74ls148管脚图与工作原理
广汽丰田iA5的电池系统设计解析
人脸识别一体机在互联网领域热门的技术
关于 函数体内局部变量定义的位置
探讨一下机器视觉的这些趋势话题
移动、电信、联通纷纷发布5G重大战略以及最新动态
电线中的铜芯和铝芯为何不能直接对接
OLED蒸镀机有多难造,如今我国已经成功实现量产
智慧工厂自动化智能制造对5G物联网技术应用的功能与优势
新能源 | 新威如何打赢化成分容“江湖混战”?