两全其美：小尺寸FPGA和高性价比的PCB技术
您的电子设计空间是否受限？需要进入一个小外壳，但仍然有很多功能？pcb技术是否值得关注成本？
是的？好。我们应该谈谈，所以请继续阅读。
故事始于拥有适合您设计的低功耗 fpga。基于microchip闪存的polarfire® fpga就是这种设备，它通常设计为在没有任何散热器的情况下工作，也可以在高环境温度下工作。polarfire还有一个较老的兄弟，igloo2和smartfusion2 fpga和soc，低功耗主题也适用。
在本文中，我不会详细介绍fpga本身，但会看一下封装故事。
看看polarfire的产品表，包装故事看起来相当无害。一些读者甚至因为0.5毫米的间距尺寸而害羞。
这就是美丽的开始。fcsg325封装建立在0.5 mm间距上，是的，但是它在球栅阵列上也有几个空白区域：
封装的内部区域填充有用于电源和接地的引脚，外环是用户io和收发器引脚。这意味着，路由用户信号仅通过包的一小部分。
放在这个包上并作为示例列出的几个用例：
1） 所有引脚的通用布局
顶层用于从外环路由所有 io，包括映像底部的收发器。这些信号根本不需要过孔。
底层从中间环接收信号。由于外圈的布线没有过孔，因此不存在障碍物，并且可以轻松带出信号。封装中间显示了用于电源的过孔，以及其独立层的接地。
剩下几个引脚，需要第三层，信号很少才能路由出去：
这里使用的过孔为0.1 mm，其余布局可以通过0.8 mm间距的典型规则来实现。不需要埋孔/盲孔。
2） ddr4 带 32 位数据路径
fcsg325封装具有两个针对ddr4存储器的预定义建议，允许在fpga内部进行非常快速和简单的引脚分配。这是灵活性较低的缺点还是好处？显然是一个好处！为ddr4选择优化的引脚排列而没有任何拥塞是一个交互过程。使用预定义的布局将引脚变成sep（其他人的问题），可以节省您的层数，并节省时间和白发。
ddr4 接口是根据此建议进行布局的，并且仅基于两个信号层进行路由。这两层包括所有 32 个数据和地址/命令行。同样，这里不必使用埋孔/盲孔。
现在，在某些情况下，由于某些侧面限制，此建议的布局可能不起作用。在您必须偏离建议布局的情况下，microchip提供付费服务，以帮助您或通过设计服务检查您的布局。有关此产品的详细信息，请访问我们的网站。
3） 成本优化布局
如果仅使用包外环中的 io，则可以进行额外的成本优化。该图显示了在顶层向外路由的几个独立接口。这样可以保持封装下方的空白空间，并允许使用直径为0.33 mm的过孔。
放大电源引脚可显示空闲空白空间中较大的过孔。
在所有用例中，走线宽度为4 mil / 0.1 mm，走线和焊盘之间的距离为3.1 mil / 0.08 mm。
此包和其他包的布局建议也在此处和此处在线发布。
从本质上讲，这些布局建议对您和您的设计有什么帮助？这些指针向您展示了如何结合两个领域的优势， 小封装间距和经济高效的 pcb 技术，并解决您的空间限制.
三星在线商店的Galaxy M31s，Galaxy M11和Galaxy M01的价格下降
中国电信天翼云5GC成功实现了5G与云的一体融合
苹果IPhone常用相关软件有哪些?
从技术融合角度出发 以LTE推动WiMAX发展
荣耀20 Pro的真机海报曝光背部将搭载四摄与P30同款
两全其美：小尺寸FPGA和高性价比的PCB技术
工控机巨头华北工控发布多款ARM产品，意欲剑指3C市场？
Altium处理过孔中间层削盘的解决办法
轨到轨放大器采用低噪声LT2的远端1677线地震检波器
爱立信反超华为,拿下第一宝座
高通转投台积电 三星7nm技术量产落后
推进新型城市基础设施建设，推动车联网和充电桩布局应用
单片机项目有必要分层设计吗？
VOCs在线监测仪有什么特点？
HD3SS3212IRKSR接口芯片的产品介绍
基于FPGA的视频应用OSD设计
浙江移动联合华为申报的5G-Advanced核心网解决方案荣获两项“ICT中国（2023年度）”创新应用杰出案例奖
离散傅里叶变换DFT的定义及计算方法
rfid如何来管理古树名木
PGA400-Q1主要特性_汽车±500A精密电流检测参考设计
是的？好。我们应该谈谈，所以请继续阅读。
故事始于拥有适合您设计的低功耗 fpga。基于microchip闪存的polarfire® fpga就是这种设备，它通常设计为在没有任何散热器的情况下工作，也可以在高环境温度下工作。polarfire还有一个较老的兄弟，igloo2和smartfusion2 fpga和soc，低功耗主题也适用。
在本文中，我不会详细介绍fpga本身，但会看一下封装故事。
看看polarfire的产品表，包装故事看起来相当无害。一些读者甚至因为0.5毫米的间距尺寸而害羞。
这就是美丽的开始。fcsg325封装建立在0.5 mm间距上，是的，但是它在球栅阵列上也有几个空白区域：
封装的内部区域填充有用于电源和接地的引脚，外环是用户io和收发器引脚。这意味着，路由用户信号仅通过包的一小部分。
放在这个包上并作为示例列出的几个用例：
1） 所有引脚的通用布局
顶层用于从外环路由所有 io，包括映像底部的收发器。这些信号根本不需要过孔。
底层从中间环接收信号。由于外圈的布线没有过孔，因此不存在障碍物，并且可以轻松带出信号。封装中间显示了用于电源的过孔，以及其独立层的接地。
剩下几个引脚，需要第三层，信号很少才能路由出去：
这里使用的过孔为0.1 mm，其余布局可以通过0.8 mm间距的典型规则来实现。不需要埋孔/盲孔。
2） ddr4 带 32 位数据路径
fcsg325封装具有两个针对ddr4存储器的预定义建议，允许在fpga内部进行非常快速和简单的引脚分配。这是灵活性较低的缺点还是好处？显然是一个好处！为ddr4选择优化的引脚排列而没有任何拥塞是一个交互过程。使用预定义的布局将引脚变成sep（其他人的问题），可以节省您的层数，并节省时间和白发。
ddr4 接口是根据此建议进行布局的，并且仅基于两个信号层进行路由。这两层包括所有 32 个数据和地址/命令行。同样，这里不必使用埋孔/盲孔。
现在，在某些情况下，由于某些侧面限制，此建议的布局可能不起作用。在您必须偏离建议布局的情况下，microchip提供付费服务，以帮助您或通过设计服务检查您的布局。有关此产品的详细信息，请访问我们的网站。
3） 成本优化布局
如果仅使用包外环中的 io，则可以进行额外的成本优化。该图显示了在顶层向外路由的几个独立接口。这样可以保持封装下方的空白空间，并允许使用直径为0.33 mm的过孔。
放大电源引脚可显示空闲空白空间中较大的过孔。
在所有用例中，走线宽度为4 mil / 0.1 mm，走线和焊盘之间的距离为3.1 mil / 0.08 mm。
此包和其他包的布局建议也在此处和此处在线发布。
从本质上讲，这些布局建议对您和您的设计有什么帮助？这些指针向您展示了如何结合两个领域的优势， 小封装间距和经济高效的 pcb 技术，并解决您的空间限制.
三星在线商店的Galaxy M31s，Galaxy M11和Galaxy M01的价格下降
中国电信天翼云5GC成功实现了5G与云的一体融合
苹果IPhone常用相关软件有哪些?
从技术融合角度出发 以LTE推动WiMAX发展
荣耀20 Pro的真机海报曝光背部将搭载四摄与P30同款
两全其美：小尺寸FPGA和高性价比的PCB技术
工控机巨头华北工控发布多款ARM产品，意欲剑指3C市场？
Altium处理过孔中间层削盘的解决办法
轨到轨放大器采用低噪声LT2的远端1677线地震检波器
爱立信反超华为,拿下第一宝座
高通转投台积电 三星7nm技术量产落后
推进新型城市基础设施建设，推动车联网和充电桩布局应用
单片机项目有必要分层设计吗？
VOCs在线监测仪有什么特点？
HD3SS3212IRKSR接口芯片的产品介绍
基于FPGA的视频应用OSD设计
浙江移动联合华为申报的5G-Advanced核心网解决方案荣获两项“ICT中国（2023年度）”创新应用杰出案例奖
离散傅里叶变换DFT的定义及计算方法
rfid如何来管理古树名木
PGA400-Q1主要特性_汽车±500A精密电流检测参考设计