为什么我的CMOS逻辑电路会烧坏
有些人可能认为数字电路，特别是使用cmos和bicmos的数字电路很容易设计。但就像生活中的大多数事情一样，拥有多年经验的专业人士让工作看起来很容易！马戏团表演者毫不费力地玩弄许多物品。混凝土饰面营造出光滑的表面，顶级厨师可快速制作美食。现在回到电路设计。数字设计不就是将一些逻辑门串在一起吗？
要是生活这么简单就好了。适当的电源管理、电源去耦和接地对于成功的设计至关重要。
在本教程中，我们将讨论cmos和bicmos ic，并展示一个简单的错误 - 没有v抄送——触发奇怪的行为。我们将解释为什么低功耗cmos器件可能会很热。最后，我们研究这与电路导通时间的关系。
请注意，我们不是在谈论特定的应用程序或部件。本主题是 ic 设计中特有的，超越了任何特定的器件用途。这里的重点是细节，以及精心设计不会浪费任何东西——空间、电流、功率，你能想到的——或者烧伤你的手！
热门的cmos/bicmos，或者为什么我在ic上烫伤了手指？
cmos或bicmos的标志之一是低功耗。cmos栅极仅在转换时消耗功率，因此这些电路在低速下运行。
很好，但为什么董事会很热？
图1所示为一个简单的cmos电路。它是互补的（n和p器件），（因此称为互补金属氧化物半导体）。它是一和零，如此简单。在任何给定时刻，一个设备打开，另一个设备关闭。可能出现什么问题？事实证明，有些条件会导致电路消耗大量功率。
图1.典型的cmos输入电路。
当cmos电路大约介于1和之间时，顶部和底部晶体管都部分导通。因此，速度越快，每秒的转换次数就越多，使用的功率就越多。只要过渡快，零件就不会长时间停留在中间位置，大家都很高兴。表显示了一些安全逻辑高电平和低电平占电源电压的百分比。
表 1.max5391数字电位器的安全逻辑高电平和低电平
参数 象征 条件 最小值 典型值 max 单位
数字输入
最小输入高电压 vih vdd= 2.6v 至 5.5v 70 % × vdd
vdd= 1.7v 至 2.6v 75
最大输入低电压 v伊利诺伊州 vdd= 2.6v 至 5.5v 30 % × vdd
vdd= 1.7v 至 2.6v 25
图2.cmos输入引脚上的电压与电源电流的关系。数据为max5391数字电位器。
逻辑电平通常指定为电源电压的百分比。图2的波形是通过缓慢改变输入电压而形成的。遗憾的是，如果应用在 2.6v 和 5v 电源下，它将比适当的 80 和 5 消耗多 0 倍的电流。在7v逻辑摆幅的情况下，如果信号小于4.3v，则为安全零;如果高于.v，则为安全电压。
max5391将5v逻辑与5v电源接口，并可适应3v逻辑与3v电源。现在假设有人想将此器件与输入中的3v逻辑配对，但使用5v电源？零情况有效，但消耗的功率是必要功率的四到八倍。这就是cmos可能运行过热的原因。正确的解决方法是在以不同电压运行的逻辑之间使用逻辑电平转换器。
其他关断或导通 — cmos 逻辑问题
一般来说，人类喜欢看人。工程师尤其喜欢细节，而究竟什么是如此重要的开启和关闭？
问题实际上与电源排序有关。ic设计人员希望同时或至少按规定的顺序施加提供给所有引脚的电源。系统工程师知道，如果没有非凡的努力和大量额外的电路，这几乎是不可能的。因此，大多数电路必须自生自灭，至少在功率稳定后的几秒钟内不要自我破坏。（值得庆幸的是，现代部件不像一些早期的ic，如果不按规定的顺序供电，它们会在内部闩锁和自毁。然而，有些电路（如逻辑、asic或处理器）必须在逻辑电平信号施加到其输入之前上电。系统设计者必须理解为什么这是真的，不是理论上的，而是真正的事实。
大多数具有几年经验的系统设计人员都见过有人试图对cmos逻辑问题进行故障排除。问题来来去去，似乎是随机的。就在事情开始变得有意义时，一切都变了。行为正常的电路节点突然不是。你猜到答案了吗？是的，当然！cmos缺少电源。cmos需要的功率非常小，如果一个输入引脚处于逻辑高电平，它就可以工作。它是如何工作的？
图3.典型的esd保护结构。
想象一组没有v的逻辑门抄送应用（图3）。在这里，该组拥有所有 v抄送在公共汽车上绑在一起的别针。现在，将一个逻辑高电平从外部正确供电的电路施加到信号引脚c。高电平通过顶部esd二极管至v抄送总线。现在所有的门都有了电，似乎在工作......直到引脚c上的逻辑高电平变为零或低电平。然后，该逻辑部分停止工作，直到任何输入引脚变为高电平。有了像上面这样的几个输入引脚，该小组似乎在做愚蠢、不合逻辑的事情。这种情况对故障排除并不有趣，并导致了一个基本的设计规则：始终从基础开始 - 它是否插入，电源和接地是否在适当的电压下存在？
ic内部的esd结构设计用于在客户将其安装到产品的pc板上之前保护该器件。ic内部的esd二极管尺寸有限;它们无法承受来自外部来源的系统 esd 事件。电力线浪涌和近距离雷击将使内部ic esd二极管不堪重负。固定esd存在实际限制，pc板和系统上需要外部esd部件。
想象一下，一个电路有一个强大的电源连接到上面的引脚c。v抄送长时间关闭。顶部esd二极管将尝试为v上的所有内容供电抄送轨。但是，esd二极管很小，可能会随着时间的推移而失效。在这种情况下，可能有原因 v抄送例如，为了降低功耗而被删除。因此，添加一个与顶部esd二极管并联的外部二极管可以解决这个问题。外部二极管si或肖特基将承载电流并保护ic。
结论
经验的智慧希望使我们能够围绕一些令人沮丧的情况进行设计。如果没有，至少我们可以避免一些痛苦的教训。注重细节很重要。cmos和bicmos ic的导通和关断时间存在特殊问题，因此我们解释了如何在没有v的情况下估计它们的导通时间并计算cmos电路的行为抄送应用的。最后，如果不保持安全的和零电平，cmos/bicmos器件可能会非常“燃烧”。最好的解决方法是在不同电压之间运行的逻辑电平转换器。
一句古老的谚语说：“一盎司的预防胜过一磅的治疗。在电路设计中当然如此。对设计中的数字逻辑系列有良好的工作知识是确保所得电路可靠、保持冷却且不会使用超过必要电流的最佳方法。预先的想法可以节省以后的召回或修订或董事会旋转。
FPGA中如何充分利用DSP资源，DSP48E1内部详细资源介绍
Gartner称Q3半导体库存达到高位警戒水准
5G MEC网络面临的四大挑战
256Mb ST-DDR3自旋转移扭矩MRAM的详细介绍
智能化妆镜为什么这么火，它都有哪些特色功能
为什么我的CMOS逻辑电路会烧坏
基于贴块的延迟渲染_PowerVR给汽车应用带来哪些巨变？
诺基亚仍为意大利电信供应 5G 设备，华为份额减少
rj45和rj48的有什么区别？
如何解决电压测试遇到的问题
昆明京东方项目一期主体结构封顶
广州市试点医保智能监控系统，预计于2020年5月全面上线
关于高效信号链的成本及应用分析
三星考虑收购NXP!为何收购恩智浦？
如何才能提高孩子成绩，讯飞智能学习机来帮忙
人工智能零售店对外开放
生物识别技术的分类及优缺点
扬尘在线监测系统，助力扬尘污染治理
华为面向5G发布了“1+1”解决方案，助力运营商克服5G网络部署的难题
智能家居行业发展压力大 高房价是主要原因
要是生活这么简单就好了。适当的电源管理、电源去耦和接地对于成功的设计至关重要。
在本教程中，我们将讨论cmos和bicmos ic，并展示一个简单的错误 - 没有v抄送——触发奇怪的行为。我们将解释为什么低功耗cmos器件可能会很热。最后，我们研究这与电路导通时间的关系。
请注意，我们不是在谈论特定的应用程序或部件。本主题是 ic 设计中特有的，超越了任何特定的器件用途。这里的重点是细节，以及精心设计不会浪费任何东西——空间、电流、功率，你能想到的——或者烧伤你的手！
热门的cmos/bicmos，或者为什么我在ic上烫伤了手指？
cmos或bicmos的标志之一是低功耗。cmos栅极仅在转换时消耗功率，因此这些电路在低速下运行。
很好，但为什么董事会很热？
图1所示为一个简单的cmos电路。它是互补的（n和p器件），（因此称为互补金属氧化物半导体）。它是一和零，如此简单。在任何给定时刻，一个设备打开，另一个设备关闭。可能出现什么问题？事实证明，有些条件会导致电路消耗大量功率。
图1.典型的cmos输入电路。
当cmos电路大约介于1和之间时，顶部和底部晶体管都部分导通。因此，速度越快，每秒的转换次数就越多，使用的功率就越多。只要过渡快，零件就不会长时间停留在中间位置，大家都很高兴。表显示了一些安全逻辑高电平和低电平占电源电压的百分比。
表 1.max5391数字电位器的安全逻辑高电平和低电平
参数 象征 条件 最小值 典型值 max 单位
数字输入
最小输入高电压 vih vdd= 2.6v 至 5.5v 70 % × vdd
vdd= 1.7v 至 2.6v 75
最大输入低电压 v伊利诺伊州 vdd= 2.6v 至 5.5v 30 % × vdd
vdd= 1.7v 至 2.6v 25
图2.cmos输入引脚上的电压与电源电流的关系。数据为max5391数字电位器。
逻辑电平通常指定为电源电压的百分比。图2的波形是通过缓慢改变输入电压而形成的。遗憾的是，如果应用在 2.6v 和 5v 电源下，它将比适当的 80 和 5 消耗多 0 倍的电流。在7v逻辑摆幅的情况下，如果信号小于4.3v，则为安全零;如果高于.v，则为安全电压。
max5391将5v逻辑与5v电源接口，并可适应3v逻辑与3v电源。现在假设有人想将此器件与输入中的3v逻辑配对，但使用5v电源？零情况有效，但消耗的功率是必要功率的四到八倍。这就是cmos可能运行过热的原因。正确的解决方法是在以不同电压运行的逻辑之间使用逻辑电平转换器。
其他关断或导通 — cmos 逻辑问题
一般来说，人类喜欢看人。工程师尤其喜欢细节，而究竟什么是如此重要的开启和关闭？
问题实际上与电源排序有关。ic设计人员希望同时或至少按规定的顺序施加提供给所有引脚的电源。系统工程师知道，如果没有非凡的努力和大量额外的电路，这几乎是不可能的。因此，大多数电路必须自生自灭，至少在功率稳定后的几秒钟内不要自我破坏。（值得庆幸的是，现代部件不像一些早期的ic，如果不按规定的顺序供电，它们会在内部闩锁和自毁。然而，有些电路（如逻辑、asic或处理器）必须在逻辑电平信号施加到其输入之前上电。系统设计者必须理解为什么这是真的，不是理论上的，而是真正的事实。
大多数具有几年经验的系统设计人员都见过有人试图对cmos逻辑问题进行故障排除。问题来来去去，似乎是随机的。就在事情开始变得有意义时，一切都变了。行为正常的电路节点突然不是。你猜到答案了吗？是的，当然！cmos缺少电源。cmos需要的功率非常小，如果一个输入引脚处于逻辑高电平，它就可以工作。它是如何工作的？
图3.典型的esd保护结构。
想象一组没有v的逻辑门抄送应用（图3）。在这里，该组拥有所有 v抄送在公共汽车上绑在一起的别针。现在，将一个逻辑高电平从外部正确供电的电路施加到信号引脚c。高电平通过顶部esd二极管至v抄送总线。现在所有的门都有了电，似乎在工作......直到引脚c上的逻辑高电平变为零或低电平。然后，该逻辑部分停止工作，直到任何输入引脚变为高电平。有了像上面这样的几个输入引脚，该小组似乎在做愚蠢、不合逻辑的事情。这种情况对故障排除并不有趣，并导致了一个基本的设计规则：始终从基础开始 - 它是否插入，电源和接地是否在适当的电压下存在？
ic内部的esd结构设计用于在客户将其安装到产品的pc板上之前保护该器件。ic内部的esd二极管尺寸有限;它们无法承受来自外部来源的系统 esd 事件。电力线浪涌和近距离雷击将使内部ic esd二极管不堪重负。固定esd存在实际限制，pc板和系统上需要外部esd部件。
想象一下，一个电路有一个强大的电源连接到上面的引脚c。v抄送长时间关闭。顶部esd二极管将尝试为v上的所有内容供电抄送轨。但是，esd二极管很小，可能会随着时间的推移而失效。在这种情况下，可能有原因 v抄送例如，为了降低功耗而被删除。因此，添加一个与顶部esd二极管并联的外部二极管可以解决这个问题。外部二极管si或肖特基将承载电流并保护ic。
结论
经验的智慧希望使我们能够围绕一些令人沮丧的情况进行设计。如果没有，至少我们可以避免一些痛苦的教训。注重细节很重要。cmos和bicmos ic的导通和关断时间存在特殊问题，因此我们解释了如何在没有v的情况下估计它们的导通时间并计算cmos电路的行为抄送应用的。最后，如果不保持安全的和零电平，cmos/bicmos器件可能会非常“燃烧”。最好的解决方法是在不同电压之间运行的逻辑电平转换器。
一句古老的谚语说：“一盎司的预防胜过一磅的治疗。在电路设计中当然如此。对设计中的数字逻辑系列有良好的工作知识是确保所得电路可靠、保持冷却且不会使用超过必要电流的最佳方法。预先的想法可以节省以后的召回或修订或董事会旋转。
FPGA中如何充分利用DSP资源，DSP48E1内部详细资源介绍
Gartner称Q3半导体库存达到高位警戒水准
5G MEC网络面临的四大挑战
256Mb ST-DDR3自旋转移扭矩MRAM的详细介绍
智能化妆镜为什么这么火，它都有哪些特色功能
为什么我的CMOS逻辑电路会烧坏
基于贴块的延迟渲染_PowerVR给汽车应用带来哪些巨变？
诺基亚仍为意大利电信供应 5G 设备，华为份额减少
rj45和rj48的有什么区别？
如何解决电压测试遇到的问题
昆明京东方项目一期主体结构封顶
广州市试点医保智能监控系统，预计于2020年5月全面上线
关于高效信号链的成本及应用分析
三星考虑收购NXP!为何收购恩智浦？
如何才能提高孩子成绩，讯飞智能学习机来帮忙
人工智能零售店对外开放
生物识别技术的分类及优缺点
扬尘在线监测系统，助力扬尘污染治理
华为面向5G发布了“1+1”解决方案，助力运营商克服5G网络部署的难题
智能家居行业发展压力大 高房价是主要原因