超低抖动时钟合成器的设计挑战
摘要：该应用笔记提出了超低抖动时钟合成器的一种设计思路，其目标是产生2ghz时钟时，边沿之间的抖动< 100fs。分析和仿真结果表明，要达到这一抖动指标，设计难度远远高于预期。关于元器件变量和折衷方案的讨论为进一步的研究提供了线索。
概述本文为高速数据转换器提供了一个低抖动时钟源的参考设计，目标是在时钟频率高达2ghz时，边沿间抖动< 100fs。对于1ghz模拟输出频率，所产生的抖动信噪比snr为：-20 × log(2 × π × f × tj) = -64db。
设计需求时钟设计的最高频率为2ghz，然而，一些vco (压控振荡器)和预分频器能够将其扩展到更高频率，且不同器件能够扩展的范围也不尽相同。这里介绍的参考设计、仿真测试和结果只针对2ghz输出频率。
一些高速转换器采用时钟信号的两个沿作为内部定时。这就要求严格的50%占空比。另外，目标输出驱动能力是10dbm/50ω，即2vp-p差分输出。
合成器设计基础
图1. 传统锁相环
最简单的设计是传统的锁相环电路，如图1。如上所述，要求严格的50%占空比。因此，vco工作在目标时钟的两倍频(4ghz)，然后通过2分频获得目标频率和占空比。由于分频器会引入抖动，所以将其置于锁相环环路以消除噪声。
环路滤波器提供对参考噪声的低通滤波和vco噪声的高通滤波。同时，它也决定了环路建立时间。由于这是固定频率应用，环路建立时间不存在问题；滤波器带宽可只对噪声进行优化。窄带滤波器更容易处理参考噪声，但增加了vco的噪声负担，宽带滤波器的效果则相反。
虽然我们需要在vco和参考时钟两者之间进行平衡，通过对两者的研究表明，同时获得两者的最佳性能是可能的。100fs抖动的相噪指标决定了噪声将有多低。
相噪是相对于载频的指标，反比于频偏(dbc/hz)。所有相噪的集合就是相噪功率，它用来和基频功率相比较。相噪除以基频功率得到抖动。
例如，假设2ghz vco在10khz到100khz内具有-110dbc/hz的ssb (单边带)相噪，其带宽为90khz，结果为49.5db。所以，总噪声为-60.5dbc。ssb噪声功率为：
所以，噪声电压有效值为：
根号里的系数2代表包括了两个单边带¹。
其抖动为：
式3只得出了10khz至100khz频偏的抖动，为了确定整体抖动，还要考虑其余频偏。
另一种方法是，我们从抖动倒推相噪。于是，对于2ghz时100fs的抖动：
ssb噪声功率为：
式5结果等效于-61dbc的总噪声功率(ssb)。如果假定相噪在1hz到10mhz均匀分布，那么，换算成dbc/hz，得到以下相噪模板(图2)。
图2. 相噪模板
毫无疑问，2ghz下抖动 10ghz的差分放大器，但还需要进一步确定器件的噪声指标，以满足设计要求。另一问题是放大器是否能够置于pll，fujitsu数据资料建议最大预分频输入为2dbm (1vp-p)。
仿真结果adisimpll (由applied radio labs为analog devices编写)可以用来分析该电路，它包括多个umc的vco模型。图6给出了由不带分频器的umc 4ghz vco和crystek振荡器组成的pll相噪伯特图。2khz以下，参考时钟的噪声占主导地位；2khz以上，鉴相器相噪占主导地位；70khz以上，vco噪声占主导地位。
图6包括了图2的目标噪声模板(粗黑线)。显然，总噪声在50khz以下超出了模板，这将产生200fs的抖动。实际仿真存在一个问题，即如何解决鉴相器的相噪。它应该等于特定器件的噪底(-219dbc/hz)乘以vco/pfd频率，即4000mhz/25mhz，或44db，平移118db。还需进一步的核查，但即使将pfd (鉴相器)噪声去除，该结果仍然不可接受(167fs)。
图6. 使用vco的仿真结果：4ghz下的相噪
除了pfd噪声，滤波器设置接近于10khz时的vco噪声峰值。剩下的主要问题是参考时钟噪声，不幸的是，40khz以上优于模板性能不足以消除该噪声。所以，需要采用其它类型的振荡器来满足相噪要求，例如：ocxo。
该设计的印刷电路板(pcb)可以适用三种或四种不同的xo引脚排列。图7给出了采用vectron ocxo的仿真结果。即使考虑鉴相器噪声，最终的抖动为86.5fs。该抖动留出一定裕量给没有考虑的分频器噪声(该噪声应该没有明显的负面影响)和可能需要的放大器。
图7. 使用vectron oxco的仿真结果：4ghz下的相噪
结论2ghz时达到100fs的抖动指标要比我们预计的更难实现。实验数据表明，利用一些标准的pll电路可以达到这一目标。关键在于vco和参考时钟的选择。实验证明，umx的vco具有一流的相噪性能。剩下的两个难题是：(1)选择噪声足够低的参考时钟；(2)选择合适的放大器。幸运的是，我们有很多器件可供选择，同样的电路布局可以适用于不同型号的引脚排列。放大器的选择比较困难，需要进一步分析以确定是否可以将其置于环路，还需考虑其噪声的影响。
¹考虑到两个单边带，文中在噪声功率开根号之前或之后乘以2。总的噪声功率为ssb噪声功率的2倍，因此总的噪声电压应当等于ssb噪声电压的√2倍。
²指的是单个元件，而不是模块。
³在1mhz附近具有很高的相位噪声，但是环路滤波器有助于衰减该噪声。
你知道使用Linux系统Ubuntu安装LabVIEW 2017？
艾默生变频器和可编程控制器在浆纱机上的应用
示波器的采样率和存储深度
什么是频分双工(FDD)/时分双工(TDD)
MicroPython TPYBoard v201 简单的web服务器实现过程
超低抖动时钟合成器的设计挑战
广立微EDA软件包括测试芯片的自动化设计软件
5G为国庆盛典和黄金周带来了什么？
一场城市之间的自动驾驶之战，正愈演愈烈
5G也是一场竞赛
FMEA：帮您省去不少麻烦的好方法
升级完MIUI8.2，更新幅度历史最大，红米Note 4X将获升级
单总线协议详解
音圈电机激光雷达扫描技术在扬尘治理中的应用
太阳能逆变器业务剥离后，ABB表示并没有完全放弃
探讨智能网联汽车技术动向与行业新机遇
三星与百度合作生产AI芯片，代工服务扩展到数据中心
2010 CES 将于本周开幕
增量式pid参数调整公式及策略
电动车发展的方向
概述本文为高速数据转换器提供了一个低抖动时钟源的参考设计，目标是在时钟频率高达2ghz时，边沿间抖动< 100fs。对于1ghz模拟输出频率，所产生的抖动信噪比snr为：-20 × log(2 × π × f × tj) = -64db。
设计需求时钟设计的最高频率为2ghz，然而，一些vco (压控振荡器)和预分频器能够将其扩展到更高频率，且不同器件能够扩展的范围也不尽相同。这里介绍的参考设计、仿真测试和结果只针对2ghz输出频率。
一些高速转换器采用时钟信号的两个沿作为内部定时。这就要求严格的50%占空比。另外，目标输出驱动能力是10dbm/50ω，即2vp-p差分输出。
合成器设计基础
图1. 传统锁相环
最简单的设计是传统的锁相环电路，如图1。如上所述，要求严格的50%占空比。因此，vco工作在目标时钟的两倍频(4ghz)，然后通过2分频获得目标频率和占空比。由于分频器会引入抖动，所以将其置于锁相环环路以消除噪声。
环路滤波器提供对参考噪声的低通滤波和vco噪声的高通滤波。同时，它也决定了环路建立时间。由于这是固定频率应用，环路建立时间不存在问题；滤波器带宽可只对噪声进行优化。窄带滤波器更容易处理参考噪声，但增加了vco的噪声负担，宽带滤波器的效果则相反。
虽然我们需要在vco和参考时钟两者之间进行平衡，通过对两者的研究表明，同时获得两者的最佳性能是可能的。100fs抖动的相噪指标决定了噪声将有多低。
相噪是相对于载频的指标，反比于频偏(dbc/hz)。所有相噪的集合就是相噪功率，它用来和基频功率相比较。相噪除以基频功率得到抖动。
例如，假设2ghz vco在10khz到100khz内具有-110dbc/hz的ssb (单边带)相噪，其带宽为90khz，结果为49.5db。所以，总噪声为-60.5dbc。ssb噪声功率为：
所以，噪声电压有效值为：
根号里的系数2代表包括了两个单边带¹。
其抖动为：
式3只得出了10khz至100khz频偏的抖动，为了确定整体抖动，还要考虑其余频偏。
另一种方法是，我们从抖动倒推相噪。于是，对于2ghz时100fs的抖动：
ssb噪声功率为：
式5结果等效于-61dbc的总噪声功率(ssb)。如果假定相噪在1hz到10mhz均匀分布，那么，换算成dbc/hz，得到以下相噪模板(图2)。
图2. 相噪模板
毫无疑问，2ghz下抖动 10ghz的差分放大器，但还需要进一步确定器件的噪声指标，以满足设计要求。另一问题是放大器是否能够置于pll，fujitsu数据资料建议最大预分频输入为2dbm (1vp-p)。
仿真结果adisimpll (由applied radio labs为analog devices编写)可以用来分析该电路，它包括多个umc的vco模型。图6给出了由不带分频器的umc 4ghz vco和crystek振荡器组成的pll相噪伯特图。2khz以下，参考时钟的噪声占主导地位；2khz以上，鉴相器相噪占主导地位；70khz以上，vco噪声占主导地位。
图6包括了图2的目标噪声模板(粗黑线)。显然，总噪声在50khz以下超出了模板，这将产生200fs的抖动。实际仿真存在一个问题，即如何解决鉴相器的相噪。它应该等于特定器件的噪底(-219dbc/hz)乘以vco/pfd频率，即4000mhz/25mhz，或44db，平移118db。还需进一步的核查，但即使将pfd (鉴相器)噪声去除，该结果仍然不可接受(167fs)。
图6. 使用vco的仿真结果：4ghz下的相噪
除了pfd噪声，滤波器设置接近于10khz时的vco噪声峰值。剩下的主要问题是参考时钟噪声，不幸的是，40khz以上优于模板性能不足以消除该噪声。所以，需要采用其它类型的振荡器来满足相噪要求，例如：ocxo。
该设计的印刷电路板(pcb)可以适用三种或四种不同的xo引脚排列。图7给出了采用vectron ocxo的仿真结果。即使考虑鉴相器噪声，最终的抖动为86.5fs。该抖动留出一定裕量给没有考虑的分频器噪声(该噪声应该没有明显的负面影响)和可能需要的放大器。
图7. 使用vectron oxco的仿真结果：4ghz下的相噪
结论2ghz时达到100fs的抖动指标要比我们预计的更难实现。实验数据表明，利用一些标准的pll电路可以达到这一目标。关键在于vco和参考时钟的选择。实验证明，umx的vco具有一流的相噪性能。剩下的两个难题是：(1)选择噪声足够低的参考时钟；(2)选择合适的放大器。幸运的是，我们有很多器件可供选择，同样的电路布局可以适用于不同型号的引脚排列。放大器的选择比较困难，需要进一步分析以确定是否可以将其置于环路，还需考虑其噪声的影响。
¹考虑到两个单边带，文中在噪声功率开根号之前或之后乘以2。总的噪声功率为ssb噪声功率的2倍，因此总的噪声电压应当等于ssb噪声电压的√2倍。
²指的是单个元件，而不是模块。
³在1mhz附近具有很高的相位噪声，但是环路滤波器有助于衰减该噪声。
你知道使用Linux系统Ubuntu安装LabVIEW 2017？
艾默生变频器和可编程控制器在浆纱机上的应用
示波器的采样率和存储深度
什么是频分双工(FDD)/时分双工(TDD)
MicroPython TPYBoard v201 简单的web服务器实现过程
超低抖动时钟合成器的设计挑战
广立微EDA软件包括测试芯片的自动化设计软件
5G为国庆盛典和黄金周带来了什么？
一场城市之间的自动驾驶之战，正愈演愈烈
5G也是一场竞赛
FMEA：帮您省去不少麻烦的好方法
升级完MIUI8.2，更新幅度历史最大，红米Note 4X将获升级
单总线协议详解
音圈电机激光雷达扫描技术在扬尘治理中的应用
太阳能逆变器业务剥离后，ABB表示并没有完全放弃
探讨智能网联汽车技术动向与行业新机遇
三星与百度合作生产AI芯片，代工服务扩展到数据中心
2010 CES 将于本周开幕
增量式pid参数调整公式及策略
电动车发展的方向