利用74LS138和74LS161的高速电路EDA设计实现
一。利用74ls138实现4-16译码器
设计要求：
· 用2片3-8 译码器拼接成4-16 译码器
· 仿真验证电路的正确性
· 注意观察输出信号的毛刺（竞争冒险）
设计思路：
如下图所示，我们让最高位输入in_d接到片1的g2bn，接到片2的g1，这样若in_d=0，则上方的芯片被选中，下方芯片被禁用，若in_d=1，则相反。
电路逻辑设计如下：
用quartusⅱ进行功能性仿真后得：
用quartusⅱ进行时序性仿真后得：
仿真结果符合预期，且出现了“毛刺”，即电路的冒险与竞争现象，这是由于逻辑门存在延迟以及信号的传输路径不同造成的，当输入信号电平发生瞬时变化时，电路就可能产生与稳态时不一致的错误输出。
二。利用74ls161计数器芯片实现模12的计数器
设计要求：
用161计数器芯片，设计一个m=12的计数器
上电后，对clk信号，从0顺序计数到11，然后回绕到0
当计数值为11的clk周期，溢出信号ov输出一个高电平，其他周期ov信号输出0
用波形仿真观察电路结果
设计思路：
要实现模12的计数器，及从0到11，现在qd为高位，及从0000到1011，然后复位，再从0000开始循环计数。因为在一个计数周期中，qa，qb，qd都为1的时候只有在1011的时候才会出现，故利用这个特点，使qa，qb，qd相与非得到0，并把这个信号输入到ldn端，使计数器置位回到0000的初始状态，并且ov端会输出高电平，表示一个计时周期的结束。
电路逻辑设计如下：
用quartusⅱ进行功能性仿真后得：
用quartusⅱ进行时序性仿真后得：
可见，时序仿真对信号的响应有一定的延迟。
三。利用74ls161计数器芯片实现模20的计数器
设计要求：
用161计数器芯片，设计一个m=20的计数器， 可以用多片
上电后，对clk信号，从0顺序计数到19，然后回绕到0
当计数值为19的clk周期，溢出信号ov输出一个高电平，其他周期ov信号输出0
用波形仿真观察电路结果
设计思路：
因为一片161最大只能实现模16的计数功能，故要用两片161芯片级联来实现这个功能，那么首先要解决的问题是如何使两个161芯片协同工作呢，即要使第一片计数从0到15，然后再激活第二个芯片开始工作，这里把低位片的溢出端rco，接到高位片的lnd端，而使ent端常为1，这样当低位片一个周期计数结束之后，rco产生高电平，会使高位片开始工作，即高位片输出0001，但是下一个脉冲到来的时候，rco就会变为低电平，此时高位片进入保持状态，保持0001的状态，直到00010011，然后复位开始下一个周期的循环。那么如何复位呢？
设两个芯片的八个输出位分别为qh，qg，qf，qe，qd，qc，qb，qa（从高位到低位）计数周期为00000000到00010011（0到19），通过观察发现只有在一个周期结束的时候才会出现qa，qb，qe同时为1的情况，故可利用这一特性，让3个信号相与非（得0）接到两个161芯片的lnd端，实现两个计数器的复位。
电路逻辑设计如下：
用quartusⅱ进行功能性仿真后得：
用quartusⅱ进行时序性仿真后得：
区块链炒币为什么有风险
碳纳米管介绍 碳纳米管的制备方法
Wifi-son的技术详解
线路板层数的区分方法和应用
HMS Core 与开发者一起，为P40系列用户带来智慧生活新体验
利用74LS138和74LS161的高速电路EDA设计实现
华为不仅仅CT厉害 在IT这块也不弱
10月新能源汽车产量达4.9万辆 同比增幅降至14%
关于DDR3和FPGA部分的20个设计规范总结
5G网络的缺失对于新iPhone是否致命呢？
京东方有望成苹果OLED面板供应商之一
新基建推动工业互联网发展，2025年有望突破1.2万亿
全球区块链专利榜解读：斗鱼都上榜了，搞“玩客币”的迅雷为何缺席了?
利用磁性组件物理可降低能耗改善大数据处理所需算法的要求
高低温试验箱的安全使用说明
能效准入门槛大大提高 市场45%的空调产品或将被淘汰
PCB单层或双层板怎样可以减小辐射
哪些原因会导致 BGA 串扰？
高通骁龙865移动平台与765处理器的深度解析
必看知识：自动化测试的十大疑问和解答
设计要求：
· 用2片3-8 译码器拼接成4-16 译码器
· 仿真验证电路的正确性
· 注意观察输出信号的毛刺（竞争冒险）
设计思路：
如下图所示，我们让最高位输入in_d接到片1的g2bn，接到片2的g1，这样若in_d=0，则上方的芯片被选中，下方芯片被禁用，若in_d=1，则相反。
电路逻辑设计如下：
用quartusⅱ进行功能性仿真后得：
用quartusⅱ进行时序性仿真后得：
仿真结果符合预期，且出现了“毛刺”，即电路的冒险与竞争现象，这是由于逻辑门存在延迟以及信号的传输路径不同造成的，当输入信号电平发生瞬时变化时，电路就可能产生与稳态时不一致的错误输出。
二。利用74ls161计数器芯片实现模12的计数器
设计要求：
用161计数器芯片，设计一个m=12的计数器
上电后，对clk信号，从0顺序计数到11，然后回绕到0
当计数值为11的clk周期，溢出信号ov输出一个高电平，其他周期ov信号输出0
用波形仿真观察电路结果
设计思路：
要实现模12的计数器，及从0到11，现在qd为高位，及从0000到1011，然后复位，再从0000开始循环计数。因为在一个计数周期中，qa，qb，qd都为1的时候只有在1011的时候才会出现，故利用这个特点，使qa，qb，qd相与非得到0，并把这个信号输入到ldn端，使计数器置位回到0000的初始状态，并且ov端会输出高电平，表示一个计时周期的结束。
电路逻辑设计如下：
用quartusⅱ进行功能性仿真后得：
用quartusⅱ进行时序性仿真后得：
可见，时序仿真对信号的响应有一定的延迟。
三。利用74ls161计数器芯片实现模20的计数器
设计要求：
用161计数器芯片，设计一个m=20的计数器， 可以用多片
上电后，对clk信号，从0顺序计数到19，然后回绕到0
当计数值为19的clk周期，溢出信号ov输出一个高电平，其他周期ov信号输出0
用波形仿真观察电路结果
设计思路：
因为一片161最大只能实现模16的计数功能，故要用两片161芯片级联来实现这个功能，那么首先要解决的问题是如何使两个161芯片协同工作呢，即要使第一片计数从0到15，然后再激活第二个芯片开始工作，这里把低位片的溢出端rco，接到高位片的lnd端，而使ent端常为1，这样当低位片一个周期计数结束之后，rco产生高电平，会使高位片开始工作，即高位片输出0001，但是下一个脉冲到来的时候，rco就会变为低电平，此时高位片进入保持状态，保持0001的状态，直到00010011，然后复位开始下一个周期的循环。那么如何复位呢？
设两个芯片的八个输出位分别为qh，qg，qf，qe，qd，qc，qb，qa（从高位到低位）计数周期为00000000到00010011（0到19），通过观察发现只有在一个周期结束的时候才会出现qa，qb，qe同时为1的情况，故可利用这一特性，让3个信号相与非（得0）接到两个161芯片的lnd端，实现两个计数器的复位。
电路逻辑设计如下：
用quartusⅱ进行功能性仿真后得：
用quartusⅱ进行时序性仿真后得：
区块链炒币为什么有风险
碳纳米管介绍 碳纳米管的制备方法
Wifi-son的技术详解
线路板层数的区分方法和应用
HMS Core 与开发者一起，为P40系列用户带来智慧生活新体验
利用74LS138和74LS161的高速电路EDA设计实现
华为不仅仅CT厉害 在IT这块也不弱
10月新能源汽车产量达4.9万辆 同比增幅降至14%
关于DDR3和FPGA部分的20个设计规范总结
5G网络的缺失对于新iPhone是否致命呢？
京东方有望成苹果OLED面板供应商之一
新基建推动工业互联网发展，2025年有望突破1.2万亿
全球区块链专利榜解读：斗鱼都上榜了，搞“玩客币”的迅雷为何缺席了?
利用磁性组件物理可降低能耗改善大数据处理所需算法的要求
高低温试验箱的安全使用说明
能效准入门槛大大提高 市场45%的空调产品或将被淘汰
PCB单层或双层板怎样可以减小辐射
哪些原因会导致 BGA 串扰？
高通骁龙865移动平台与765处理器的深度解析
必看知识：自动化测试的十大疑问和解答