采用EDA技术的数字频率计系统原理分析

eda技术是以大规模可编程逻辑器件为设计载体,以硬件语言为系统逻辑描述的主要方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件设计的电子系统到硬件系统的设计,最终形成集成电子系统或专用集成芯片的一门新技术。其设计的灵活性使得 eda技术得以快速发展和广泛应用。本文以max+plusⅱ软件为设计平台,采用vhdl语言实现数字频率计的整体设计。
工作原理
众所周知,频率信号易于传输,抗干扰性强,可以获得较好的测量精度。因此,频率检测是电子测量领域最基本的测量之一。频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟,对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数,即闸门时间为1 s。闸门时间可以根据需要取值,大于或小于1 s都可以。闸门时间越长,得到的频率值就越准确,但闸门时间越长,则每测一次频率的间隔就越长。闸门时间越短,测得的频率值刷新就越快,但测得的频率精度就受影响。一般取1 s作为闸门时间。
数字频率计的关键组成部分包括测频控制信号发生器、计数器、锁存器、译码驱动电路和显示电路,其原理框图如图1所示。
测频控制信号发生器
测频控制信号发生器产生测量频率的控制时序,是设计频率计的关键。这里控制信号clk取为1 hz,2分频后就是一个脉宽为1 s的时钟信号fzxh,用来作为计数闸门信号。当fzxh为高电平时开始计数;在fzxh的下降沿,产生一个锁存信号scxh,锁存数据后,还要在下次 fzxh上升沿到来之前产生清零信号clear,为下次计数做准备,clear信号是上升沿有效。
计数器
计数器以待测信号fzxh作为时钟,在清零信号clear到来时,异步清零;fzxh为高电平时开始计数。本文设计的计数器计数最大值是99 999 999。
锁存器
当锁存信号scxh上升沿到来时,将计数器的计数值锁存,这样可由外部的七段译码器译码并在数码管上显示。设置锁存器的好处是显示的数据稳定,不会由于周期性的清零信号而不断闪烁。锁存器的位数应跟计数器完全一样,均是32位。
译码驱动电路
本文数码管采用动态显示方式,每一个时刻只能有一个数码管点亮。数码管的位选信号电路是74ls138芯片,其8个输出分别接到8个数码管的位选;3个输入分别接到epf10k10lc84-4的i/o引脚。
数码管显示
本文采用8个共阴极数码管来显示待测频率的数值,其显示范围从o~99 999 999。

电机轴承型号含义和解释
中科院教授:为什么中国技术远远落后于美国 因为路子走岔了
新版超霸电池真假识别方法(原创)
触摸芯片GTC08L应用于智能蓝牙音箱
马斯克表示特斯拉上海工厂正常运营 供应商也没问题
采用EDA技术的数字频率计系统原理分析
RC复位电路原理及复位时间计算方法
苏州智能工厂具备针对K1 Power高端服务器产品需要的四大核心工艺?
碾压骁龙?三星12核心处理器跑分曝光
图像识别技术在农业领域的应用
打破常规突破格局,三星携手向日葵开启跨生态手机控制
蔬菜农残检测仪可有效确保果蔬的质量安全
简化和管理多云生态系统的五个步骤
亚马逊投资28亿美元,建立新的AWS云服务区域
英国表示允许华为向该国提供下一代移动网络即5G网络建设
WWDC今日凌晨开幕,苹果软硬兼施!苹果iOS11正式发布
魅族pro7什么时候上市?魅族pro7最新消息:魅族Pro7开创魅族手机设计与配置新潮流
跳过4代:力压小米、华为的海外爆款,骁龙835+8G大运存
运用于Type-c上的PD协议芯片LDR6028
微服务和容器之间的有何关系?