MOS管开关时，电压电流波形的探究
如图，为什么在vce下降前ic就开始上升了呢？
这里就用mosfet代替bjt了,所以ids= ic , vds=vce , coss也就是cds代表输出电容。简单来说就是当mos管一开始导通时输出电容coss还保持vds电压 ,随着ids电流越来越大, vds电压终于保持不住,开始下降。直到管子完全开启。比较详细的开启过程是由miller plateau造成的,这里借用了网上一些解释miller plateau的图。
阶段1, vgs vth,管子开启, ids从0增加到il被外部电流源电感钳住, coss(cds)上电压不能突变，保持vds。
阶段3 ,进入miller plateau , vgs > vth ,管子仍然保持开启, coss开始discharge , vds电压开始下降,于此同时cgd开始被ig充电。vg保持不变。
阶段4 , vd下降到接近0点, ig继续给ig充电cgs和cgd充电。
阶段5 , vg到达gate driver预定的电压,管子开启过程完成。
关断过程和开启过程类似,也会有millr plateau效应。
我们可以看到,如果mos管开启时vds上有原始电压,那么mos开启过程中就会有ids和vds的重重,那么会带来switching loss。
由于coss上的能量在极短时间内被释放,电容上能量会损失掉(换算为loss为0.5*coss*vds^2*fs) , 而且只要是非零电压开启( non zero voltage switching) , 会给pcb和mos的寄生电感与电容形成的谐振腔( resonant tank )引入比较大的dv/dt或者di/dt激励,引起比较大的ringing ,甚至超过管子的额定电压,烧毁管子。
那么我们可以避免这种情况的发生吗?答案是可以的,也就是很多人提到的zero voltage switching ,虽然会付出一定的代价。我们先看如何能实现软开关开启zero voltage switching turn on。
实现zvs turn on很简单,只需要在我们开启管子前, vds上的电压为零就好,这样ids和vds就没有重叠了, turn on switching loss为零,没有high di/dt, dv/dt问题,没有ringing !那么如何实现zvs turn on呢?
分两种情况讨论: 1为pwm converter , 2为resonant converter (谐振变换器)。
一、对于pwm converter ,就拿最简单的两个管子的half bridge (其实也就是buck converter )做例子。
对于half bridge实现zvs turn on ,我们希望当上管q1开启时电流是流进switching node (vsw)的，也就是图中电感电流为负值，当下管q2开启时我们希望电流是流出switching node (vsw)的,也就是电感电流为正值。
为什么这样就可以实现zvs turn on了呢?我们就看上管q1开启过程。如果电感电流il为负,这时候我们先关闭q2 ,这时候q1还未开启,在这个deadtime中il会chargeq2的coss ,使vsw抬高到vin ,当然不能超过vin ,因为q1的body diode会导通,钳位住vsw到vin ,这时候q1的vds就是vin-vsw=0 ,这时候我们开启q1就实现zvs了。
同理对于q2开启时,如果电感电流为正,那么当首先关闭q1管时, vsw就会被电感电流拉低到0 ,因为il>0, q2的coss会discharged到0 ,然后再开启q2 ,就可以达到zvs了。
这里有一张其他topology的pwm converter的波形图,也和buck工作原理类似,大概可以看看基本原理,也就是电感电流为负时, q1可以实现zvs ,让vsw的ringing比较小。而当电感电流为正时，实现不了zvs , vsw的ringing就比较大了。
二、对于resonant converter ,其实道理类似,我们也希望在我们开启管子前, vds上的电压为零。那么对于resonant converter的half bridge ,我们希望看到的impedance为inductive ,也就是感性的,这样switching node流出的电流i就会滞后于电压v ,现在zvs turn on。
这是因为如果电流i是滞后与电压v的,这样在q1开启之前电流i为负值就会charge q2的coss ,同时discharge q1的coss ,让v到vin ,这样q1就实现zvs turn on了。q2开启之前,电流i为正，也会discharge q2的coss ,和charge q1的coss ,让v到0 ,这样q2就实现zvs了。
总结起来,要实现zvs turn on,对于pwm ,需要电感电流为负,而且需要足够的deadtime ;对于resonant converter ,需要impedance为inductive ,而且也需要deadtime。
那么有人可能要问,对于pwm converter到底电感电流为多负? deadtime至少为多少可以保证zvs ?对于resonant converter，impedance 到底为多少? deadtime为多少可以保证zvs ?
要回答这个定量问题,其实是不那么简单的。对于pwm converter ,参考quasi-square-wave zvs buck converters ,我们是可以画出state plane ,然后根据state plane图的几何关系定量分析出来的,但是非常繁琐,常常是七八个三角函数等式求解。所以在设计上,就让开关频率小点,电感值小点,让电感电流ripple足够大,能达到负值就差不多了。
对于resonant converter ,倒是可以简单地通过积分方法,算出i与的积分,让这个it积分大于coss上的charge就行。比如已知impedance ,算出v与i的phase shift ,然后换算成时间td ,然后在td上对电感电流进行积分,只要这个积分大于等于coss*vin就行了。
说了soft switching, zvs这么多好处,谈谈soft switching的弊端。
对于pwm converter可以看到为了实现zvs ,减小了电感值,让电感电流ripple变大,最终达到负值,实现了zvs，但是付出的代价就是inductor current的rms值变大,各个元器件的导通损耗( conduction loss )大,所以是牺牲了conduction loss换取switching loss和小ringing。
而且如果输出电流越大,我们需要实现zvs的难度更大,需要进一步增大ripple ,造成rms电流进一步增大,很有可能得不偿失,造成converter整体效率下降。
对于resonant converter ,在频率很高的情况下,有时候需要让impedance非常inductive ,也就是i滞后于v非常厉害才能有足够的charge q来实现zvs ,这其实也是变相降低了有功功率的传输,因为v和i的phase lag比较大,造成了converter的circulating current比较大，rms电流值增大,也是增大了conduction loss。
所以在设计或者考虑zvs等soft switching时需要对系统有个整体loss的把握,在conduction loss和switching loss之间做好trade-off ,这样才能设计出效率最高,最棒的converter。
平板电脑改直流5v供电的优缺点
中控智慧科技考勤机UF600介绍
2.4GHz桌面发卡器可胜任各个物联网领域中的工作
Vishay推出的P沟道功率MOSFET SiA433EDJ
曼科推出声光控LED照明吸顶灯
MOS管开关时，电压电流波形的探究
果树飞防助力贫困山区产业发展 积极履行企业社会责任
晶圆双雄产能计划增长 恐致产能过剩
对比干式血气分析仪和湿式血气分析仪的优缺点
小米发明的“低价抢购”模式还能管用多久
问答：石墨烯，尤其是石墨烯电池的未来前景？
浅谈Wi-Fi 6的无线传输速率，它到底有多快
集成电路产业链及主要企业分析
家用逆变电源电路
KUKA C1-C2机器人工作原理解析
HDCP是什么？它和HDMI之间有什么关系？
电子工程设计这些总结，真是太棒了！
智能泊车管理导航系统的设计案例
决战手机3D感测应用,2018年毛利率有机会反弹
2009拉斯维加斯国际轮胎及改装车展/2009美国SEMA展
这里就用mosfet代替bjt了,所以ids= ic , vds=vce , coss也就是cds代表输出电容。简单来说就是当mos管一开始导通时输出电容coss还保持vds电压 ,随着ids电流越来越大, vds电压终于保持不住,开始下降。直到管子完全开启。比较详细的开启过程是由miller plateau造成的,这里借用了网上一些解释miller plateau的图。
阶段1, vgs vth,管子开启, ids从0增加到il被外部电流源电感钳住, coss(cds)上电压不能突变，保持vds。
阶段3 ,进入miller plateau , vgs > vth ,管子仍然保持开启, coss开始discharge , vds电压开始下降,于此同时cgd开始被ig充电。vg保持不变。
阶段4 , vd下降到接近0点, ig继续给ig充电cgs和cgd充电。
阶段5 , vg到达gate driver预定的电压,管子开启过程完成。
关断过程和开启过程类似,也会有millr plateau效应。
我们可以看到,如果mos管开启时vds上有原始电压,那么mos开启过程中就会有ids和vds的重重,那么会带来switching loss。
由于coss上的能量在极短时间内被释放,电容上能量会损失掉(换算为loss为0.5*coss*vds^2*fs) , 而且只要是非零电压开启( non zero voltage switching) , 会给pcb和mos的寄生电感与电容形成的谐振腔( resonant tank )引入比较大的dv/dt或者di/dt激励,引起比较大的ringing ,甚至超过管子的额定电压,烧毁管子。
那么我们可以避免这种情况的发生吗?答案是可以的,也就是很多人提到的zero voltage switching ,虽然会付出一定的代价。我们先看如何能实现软开关开启zero voltage switching turn on。
实现zvs turn on很简单,只需要在我们开启管子前, vds上的电压为零就好,这样ids和vds就没有重叠了, turn on switching loss为零,没有high di/dt, dv/dt问题,没有ringing !那么如何实现zvs turn on呢?
分两种情况讨论: 1为pwm converter , 2为resonant converter (谐振变换器)。
一、对于pwm converter ,就拿最简单的两个管子的half bridge (其实也就是buck converter )做例子。
对于half bridge实现zvs turn on ,我们希望当上管q1开启时电流是流进switching node (vsw)的，也就是图中电感电流为负值，当下管q2开启时我们希望电流是流出switching node (vsw)的,也就是电感电流为正值。
为什么这样就可以实现zvs turn on了呢?我们就看上管q1开启过程。如果电感电流il为负,这时候我们先关闭q2 ,这时候q1还未开启,在这个deadtime中il会chargeq2的coss ,使vsw抬高到vin ,当然不能超过vin ,因为q1的body diode会导通,钳位住vsw到vin ,这时候q1的vds就是vin-vsw=0 ,这时候我们开启q1就实现zvs了。
同理对于q2开启时,如果电感电流为正,那么当首先关闭q1管时, vsw就会被电感电流拉低到0 ,因为il>0, q2的coss会discharged到0 ,然后再开启q2 ,就可以达到zvs了。
这里有一张其他topology的pwm converter的波形图,也和buck工作原理类似,大概可以看看基本原理,也就是电感电流为负时, q1可以实现zvs ,让vsw的ringing比较小。而当电感电流为正时，实现不了zvs , vsw的ringing就比较大了。
二、对于resonant converter ,其实道理类似,我们也希望在我们开启管子前, vds上的电压为零。那么对于resonant converter的half bridge ,我们希望看到的impedance为inductive ,也就是感性的,这样switching node流出的电流i就会滞后于电压v ,现在zvs turn on。
这是因为如果电流i是滞后与电压v的,这样在q1开启之前电流i为负值就会charge q2的coss ,同时discharge q1的coss ,让v到vin ,这样q1就实现zvs turn on了。q2开启之前,电流i为正，也会discharge q2的coss ,和charge q1的coss ,让v到0 ,这样q2就实现zvs了。
总结起来,要实现zvs turn on,对于pwm ,需要电感电流为负,而且需要足够的deadtime ;对于resonant converter ,需要impedance为inductive ,而且也需要deadtime。
那么有人可能要问,对于pwm converter到底电感电流为多负? deadtime至少为多少可以保证zvs ?对于resonant converter，impedance 到底为多少? deadtime为多少可以保证zvs ?
要回答这个定量问题,其实是不那么简单的。对于pwm converter ,参考quasi-square-wave zvs buck converters ,我们是可以画出state plane ,然后根据state plane图的几何关系定量分析出来的,但是非常繁琐,常常是七八个三角函数等式求解。所以在设计上,就让开关频率小点,电感值小点,让电感电流ripple足够大,能达到负值就差不多了。
对于resonant converter ,倒是可以简单地通过积分方法,算出i与的积分,让这个it积分大于coss上的charge就行。比如已知impedance ,算出v与i的phase shift ,然后换算成时间td ,然后在td上对电感电流进行积分,只要这个积分大于等于coss*vin就行了。
说了soft switching, zvs这么多好处,谈谈soft switching的弊端。
对于pwm converter可以看到为了实现zvs ,减小了电感值,让电感电流ripple变大,最终达到负值,实现了zvs，但是付出的代价就是inductor current的rms值变大,各个元器件的导通损耗( conduction loss )大,所以是牺牲了conduction loss换取switching loss和小ringing。
而且如果输出电流越大,我们需要实现zvs的难度更大,需要进一步增大ripple ,造成rms电流进一步增大,很有可能得不偿失,造成converter整体效率下降。
对于resonant converter ,在频率很高的情况下,有时候需要让impedance非常inductive ,也就是i滞后于v非常厉害才能有足够的charge q来实现zvs ,这其实也是变相降低了有功功率的传输,因为v和i的phase lag比较大,造成了converter的circulating current比较大，rms电流值增大,也是增大了conduction loss。
所以在设计或者考虑zvs等soft switching时需要对系统有个整体loss的把握,在conduction loss和switching loss之间做好trade-off ,这样才能设计出效率最高,最棒的converter。
平板电脑改直流5v供电的优缺点
中控智慧科技考勤机UF600介绍
2.4GHz桌面发卡器可胜任各个物联网领域中的工作
Vishay推出的P沟道功率MOSFET SiA433EDJ
曼科推出声光控LED照明吸顶灯
MOS管开关时，电压电流波形的探究
果树飞防助力贫困山区产业发展 积极履行企业社会责任
晶圆双雄产能计划增长 恐致产能过剩
对比干式血气分析仪和湿式血气分析仪的优缺点
小米发明的“低价抢购”模式还能管用多久
问答：石墨烯，尤其是石墨烯电池的未来前景？
浅谈Wi-Fi 6的无线传输速率，它到底有多快
集成电路产业链及主要企业分析
家用逆变电源电路
KUKA C1-C2机器人工作原理解析
HDCP是什么？它和HDMI之间有什么关系？
电子工程设计这些总结，真是太棒了！
智能泊车管理导航系统的设计案例
决战手机3D感测应用,2018年毛利率有机会反弹
2009拉斯维加斯国际轮胎及改装车展/2009美国SEMA展