数字电路设计
关于高速数字电路的电气特性,设计重点大略可分为三项:
正时(timing) :由于数字电路大多依据频率信号来做信号间的同步工作,因此频率本身的准确度与各信号间的时间差都需配合才能正确运作,严格的控制线长,基版材质等都成为重要的工作。
信号质量(signal quality) :高速电路已不能用传统的电路学来解释。随着频率变高,信号线长已逐渐逼近电磁波长,此时诸如传输线原理(transmission line) 的分布电路(distribute circuit) 的概念,需加以引进才能解释并改进信号量测时所看到的缺陷。
电磁干扰(emi) :需防范电路板的电磁波过强而干扰到其它的电路讯号。
传输速度的计算
信号质量
阻抗不匹配
传输速度的计算
就传输线a点至b点,我们都必须计算讯号在电路板上的传导速度才行,但这又和许多系数息
息相关,包括导体(通常为铜箔)的厚度与宽度,基板厚度与其材质的电介系数(permittivity)。
尤其以基板的电介系数的影响最大,一般而言,传导速度与基板电介系数的平方根成反比。
以常见的fr-4而言,其电介系数随着频率而改变,其
公式:ε =4.97-0.257 log
以pentium ii 的频率信号为例,其上升或下降缘速率典型值约在2v/ns,对2.5v的频率信号而
言,从10%到90%的信号水平约需1ns的时间,依
公式:bw=0.35/
可知频宽为350mhz。代入公式可知电介系数大约是4.57。
如果传导的是两片无穷大的导体所组成的完美传输线,那么传输的速度应为5.43 inch/ns。
但对电路板这种信号线(trace)远比接地层要细长的情况,则可以用微条(micro strip)或条线
(strip line)的模型来估算。对于走在外层的信号线,以
微条的公式:inch/ns
可得知其传输速度约为6.98 inch/ns
对于走内层的信号线,以
条线的公式:inch/ns
可得知其传输速度约为5.50 inch/ns
除此之外,也不要忽视贯穿孔(via)的影响。一个贯穿孔会造成24 ps左右的延迟,举例而言,频率产生器到芯片a的频率线长为12 inch,并打了4个贯穿孔;到b为7 inch,没有贯穿孔,则两者之间的频率歪斜为(12-7)/6.98+(0.024x4)=0.81 ns。
信号质量
比起模拟信号,数字信号对噪声的抵抗能力较强,只要电位水平在一定范围,就能正确判断
出0与1。随着电路速度愈来__________愈快,信号质量愈来愈难以确保。信号的过高(overshoot),过低
(undershoot)可能造成目标(target)芯片的损坏,振铃波(ring back)与矮化波(runt)一旦使电
位水平落入0与1之间的灰色地带,便可能造成0与1的误判。
阻抗不匹配
分布电路
高速电路因操作频率的升高,波长相对变短。当波长与线路的长度接近到相近的数量级之内
时,我们开始必须把信号当成电磁波的波动来看。如传输线原理,在信号上升(下降)缘的变
化时间内,信号若未能传至彼端再反射回来,则需考虑电磁波的效应。以pentium ii频率产生
器的例子而言,它的上升时间约1ns,在6.98 inch。因此当线长超过3.49 inch时,不以传输线
的角度来看待这条频率信号线是不行的。
信号的输出阻抗为zg,负载为zl,传输线特性组特性阻抗(intrinsic impedance)为z0,则
zg=z0=zl便是阻抗匹配。以负载端而言,当z0=zl,所有传输在线的能量与信号会完完
全全的送至负载端;若不然,便会有部份的能量反射回输出端。
阻抗的计算
在高频的情况下,电阻(r)与电导(g)的因素可被忽略,举例来说,一般的印而电路板,电感
为500nh/m,电容为100pf/m,此时z0=√500nh/100pf=70.7 ohm。
电流开关噪声
现代的芯片所耗的电流都十分惊人,因此在内部的功能或信号的开关之间,常引起电源的不
稳定。而这种不稳定的问题,可分做两方面来谈:
a. 因为开关的速度太快,使得在远方的电流供应器无法及时供给适当的能量。此时解决之
道是在芯片旁边摆上电容来供应及时电流。
b. 因为芯片的电源或接地接脚有电感存在,因此在电流突然变化时,在接脚上将有压差在。
在多条数据线从1变为0时,芯片组的接地脚上瞬间流过大量电流而造成的电位差。
此时芯片组接地已不是0伏,而造成信号上出现隆起小丘的现象,称为触地反弹(ground
bounce)。其解决方式,是减少接脚的电感,如选择bga这种接脚极短的包装;并在接地处多
用几个贯穿孔连接到地,以并联减少电感。
电容摆设位置
以频率产生器的例子而言,其上升缘时间为1ns,此段时间内信号行进距离为5.43 inch。要能
及时供应电源,一个大约的估算公式是l/12,亦即0.45 inch,或1.15 cm内的电容才能完全发
挥作用。超过这个距离,则效用将会减弱。例如,距离成为两倍的2.3cm,电容的作用将只
剩1/8。
隔线干扰(cross talk)
有些讯号,尤其是固定周期讯号的频率讯号(clock),带有强烈的高频成分。当它与其它的讯
号线太靠近时,会将这些已达rf频率的能量传到其它的讯号上,带来emi的困扰。尤其若是
被感染的讯号线接往i/o的连接头时,这个问题就更加严重。
隔线干扰对emi而言,通常要求信号线对中心对信号线中心的距离,维持3倍信号线宽度的距
离,称为3w法则。
3w法则可保持70%电场不互相干扰,若要达到98%的电场不互相干扰,可使用10w的间距。
滤波电容与电感
为了去除信号上高频成分对emi的不良影响,工程师常在信号在线加上滤波用的电容与电
感。通常而言,并联旁路电容可去除i/o连接头与信号在线的差动模式(differential-mode) rf
电流;串联电感则可以去除信号在线的共通模式(common-mode) rf电流。
值得注意的是,这些滤波电容与电感除了滤去高频噪声外,也会滤去信号的高频部份,使得
信号的上升时间与下降时间变慢。因此最大多数是应用在信号频率不高,但emi问题最容易
凸显的i/o信号线部份。
电源层与接地层的隔离(isolation)
由于电路板上有速度高的主总线,内存等等的线路,也有速度不快的传统i/o线路,因此
常常将慢速的部份,尤其是会将噪声从i/o缆线带出的i/o部份与其它部份相隔离。
常见的作法,是以至少50 mils宽的壕沟将两边的电源层与接地层相隔离,只留一小截的通道
与主要的电源层和接地层连接。i/o信号线便从这信道的上方通过,以避免跨越壕沟增大电流
回流圈的问题。
结论
数字电路的设计若能从布局(layout)阶段就谨慎的规_____画,测试时又对重要信号详细测量,如减少电源路径的阻抗,让信号线阻抗匹配,尽量让信号线之间的间距加大,尽量让信号线走直走短(除
非有正时的考虑)等等。
美国政府将制定新法规 无人驾驶汽车上路前先审批
五月,与虹科一起“走进华晨宝马铁西工厂”
美国黑客对医院发动DDoS攻击被判10年监禁
嵌入式软件或许会成为未来自动驾驶技术初创公司的一条出路
POL调节器中的输入纹波和噪声的来源是什么?
数字电路设计
德国开发出医用等离子体快速消毒仪
如何将输出的背钻孔调整为非电镀层NON-Plated
Linux同步方法剖析
谁家的量子计算机最强?
三相交流电动机接线原理图
线电流和相电流的关系与区别、线电压与相电压的区别与关系、相电压和线电压公式与口诀
苹果四款iPhone12充电速度对比
国外电子类网站
本源量子与中国科大合作在硅基半导体量子比特调控上取得新进展
oppor11发布会最新消息:oppor11价格正式公布2999元,6月16日全国上市开卖
命名实体识别(NER)是自然语言处理(NLP)中的基本任务之一
XC9290/XC9291系列降压DC/DC转换器简介
供应链维稳叠加降本需求,负极材料一体化布局全面提速
深智云智能硬件方案打造传统厂商物联网时代最大钱景