io端口作为输入端口时,一般内嵌迟滞(hysteresis),以抵抗噪声干扰。以反相器结构为例,输入要高于某电平(vih)时,输出才翻转为0,反之输入要低于某电平(vil)时,输出才翻转为vdd。有关系式vdd>vih>0.5*vdd>vil>0. 示意图如下:
按正常逻辑,输入给逐步给一个dc电压值,就可以测得vih/vil. 事实上,依据的原理也确实是如此。但如果直接用电压源接入cmos反相器结构电路(也就是常成为smit trigger)的输入端,会存在一些问题。测量时输入在vil和vih之间时,输出结果在0和vdd之间跳变。分析出的原因是cmos反相器输入为高阻抗,当其直接与理想电源相接时,很容易受噪声干扰,导致输入端口电压波动大。当这个电压波动范围大于hysteresis window时,就会观察到输入在中间电平附近时输出在0和vdd之间跳变。
解决办法。一是在输入端,挂上电容(uf级别),起滤波作用,使得测量的输入信号是单调地上升或者单调地下降。二是在输入端并上电阻,从电源看到的输入端为低阻点,其电压不易受噪声的影响,因此输入端电压在中间电平附近时,输出依据前一个输出状态给出确定的输出电平。但是该方法还是不能改善过冲带来的影响,导致测出来的hysteresis window可能比实际测量得到的结果小。
LOTO示波器_从零开始手把手测电源开环增益/电源环路频响曲线/PSM
用于传输音频信号的FM电路分享
浅述RJ45水晶头和RJ11接头水晶头的区别
未来人类魔鬼鱼DR7-PLUS拆机图赏 多达四根铜管
借助Zynq RFSoC DFE解决 5G 大规模部署难题
IO的VIL和VIH的测量方法
iOS10.3正式版发布了!迅雷可升级?迅雷:你敢升级IOS10.3,那就给你闪退
DXO手机榜更新 华为Mate9完胜iPhone6 Plus
冠状病毒的大爆发将会引发虚拟现实的革命
大家聊聊iPhone XS系列的拍照
!销售/回收HP8712ET网络分析仪HP8712ET 小兵
台积电日本厂员工总数将逾千人 力争2024年如期量产
千元5G 畅享科技,中兴Blade 20 5G
单片机的ISP在线编程设计
木林森83亿,中微25亿,LED产业链龙头再“进阶”
虚拟现实技术发展迅速,未来将应用于各行各业
POE端口室外4KV和6KV防雷保护方案
美光业界领先的232 层NAND可满足 AI 海量数据的存储需求
有哪些值得推荐的LoRa模块?
GPS航线