SPI总线协议和I2C总线协议
目录：
一、spi总线协议 1、什么是spi 2、技术性能 3、接口定义与硬件连接 4、内部结构 5、传输时序 二、i2c总线协议 1、i2c总线协议 2、程序 三、存储器的分类 一、spi总线协议
1、什么是spi
spi，是英语serial peripheral interface的缩写，顾名思义就是串行外围设备接口。spi，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为pcb的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
spi是一个环形总线结构，由ss(cs)、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
上升沿发送、下降沿接收、高位先发送。
上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。
下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。
假设主机和从机初始化就绪：并且主机的sbuff=0xaa (10101010)，从机的sbuff=0x55 (01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。
这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相对于主机而言的。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。
spi总线是motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线sck，一条数据输入线mosi，一条数据输出线miso;用于 cpu与各种外围器件进行全双工、同步串行通讯。
spi主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。
spi总线有四种工作方式(sp0, sp1, sp2, sp3)，其中使用的最为广泛的是spi0和spi3方式。
spi模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(cpol)对传输协议没有重大的影响。如果cpol=0，串行同步时钟的空闲状态为低电平;如果cpol=1，串行同步时钟的空闲状态为高电平。时钟相位(cpha)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 cpha=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样;如果cpha=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。 spi主模块和与之通信的外设时钟相位和极性应该一致。
spi时序图详解-spi接口在模式0下输出第一位数据的时刻
spi接口在模式0下输出第一位数据的时刻
spi接口有四种不同的数据传输时序，取决于cpol和cphl这两位的组合。图1中表现了这四种时序，
时序与cpol、cphl的关系也可以从图中看出。
图1
cpol是用来决定sck时钟信号空闲时的电平，cpol=0，空闲电平为低电平，cpol=1时，
空闲电平为高电平。cpha是用来决定采样时刻的，cpha=0，在每个周期的第一个时钟沿采样，
cpha=1，在每个周期的第二个时钟沿采样。
由于我使用的器件工作在模式0这种时序(cpol=0，cpha=0)，所以将图1简化为图2，
只关注模式0的时序。
图2
我们来关注sck的第一个时钟周期，在时钟的前沿采样数据(上升沿，第一个时钟沿)，
在时钟的后沿输出数据(下降沿，第二个时钟沿)。首先来看主器件，主器件的输出口(mosi)输出的数据bit1，
在时钟的前沿被从器件采样，那主器件是在何时刻输出bit1的呢?bit1的输出时刻实际上在sck信号有效以前，
比 sck的上升沿还要早半个时钟周期。bit1的输出时刻与ssel信号没有关系。再来看从器件，
主器件的输入口miso同样是在时钟的前沿采样从器件输出的bit1的，那从器件又是在何时刻输出bit1的呢。
从器件是在ssel信号有效后，立即输出bit1，尽管此时sck信号还没有起效。关于上面的主器件
和从器件输出bit1位的时刻，可以从图3、4中得到验证。
图3
注意图3中，cs信号有效后(低电平有效，注意cs下降沿后发生的情况)，故意用延时程序延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出bit1的情况(mosi)。
可以看出，bit1(值为1)是在sck信号有效之前的半个时钟周期的时刻开始输出的(与cs信号无关)，到了sck的第一个时钟周期的上升沿正好被从器件采样。
图4
图4中，注意看cs和miso信号。我们可以看出，cs信号有效后，从器件立刻输出了bit1(值为1)。
通常我们进行的spi操作都是16位的。图5记录了第一个字节和第二个字节间的相互衔接的过程。
第一个字节的最后一位在sck的上升沿被采样，随后的sck下降沿，从器件就输出了第二个字节的第一位。
spi总线协议介绍(接口定义,传输时序)
2、技术性能
spi接口是motorola 首先提出的全双工三线同步串行外围接口，采用主从模式(master slave)架构;支持多slave模式应用，一般仅支持单master。
时钟由master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后(msb first);spi接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几mbps的水平。
3、接口定义与硬件连接
spi接口共有4根信号线，分别是：cs设备选择线、sck时钟线、sdo串行输出数据线、sdi串行输入数据线。
(1)mosi：主器件数据输出，从器件数据输入
(2)miso：主器件数据输入，从器件数据输出
(3)sclk ：时钟信号，由主器件产生
(4)/ss：从器件使能信号，由主器件控制
4、内部结构
5、传输时序
spi接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图所示，在sclk的下降沿上数据改变，上升沿一位数据被存入移位寄存器。
spi接口没有指定的流控制，没有应答机制确认是否接收到数据。
二、i2c总线协议
1、i2c总线协议
2条双向串行线，一条数据线sda，一条时钟线scl。
sda传输数据是大端传输，每次传输8bit，即一字节。
支持多主控(multimastering)，任何时间点只能有一个主控。
总线上每个设备都有自己的一个addr，共7个bit，广播地址全0.
系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，看datasheet。
1.1 i2c位传输
数据传输：scl为高电平时，sda线若保持稳定，那么sda上是在传输数据bit;
若sda发生跳变，则用来表示一个会话的开始或结束(后面讲)
数据改变：scl为低电平时，sda线才能改变传输的bit
1.2 i2c开始和结束信号
开始信号：scl为高电平时，sda由高电平向低电平跳变，开始传送数据。
结束信号：scl为低电平时，sda由低电平向高电平跳变，结束传送数据。
1.3 i2c应答信号
master每发送完8bit数据后等待slave的ack。
即在第9个clock，若从ic发ack，sda会被拉低。
若没有ack，sda会被置高，这会引起master发生restart或stop流程，如下所示：
1.4 i2c写流程
写寄存器的标准流程为：
1. master发起start
2. master发送i2c addr(7bit)和w操作0(1bit)，等待ack
3. slave发送ack
4. master发送reg addr(8bit)，等待ack
5. slave发送ack
6. master发送data(8bit)，即要写入寄存器中的数据，等待ack
7. slave发送ack
8. 第6步和第7步可以重复多次，即顺序写多个寄存器
9. master发起stop
写一个寄存器 写多个寄存器
1.5 i2c读流程
读寄存器的标准流程为：
1. master发送i2c addr(7bit)和w操作1(1bit)，等待ack
2. slave发送ack
3. master发送reg addr(8bit)，等待ack
4. slave发送ack
5. master发起start
6. master发送i2c addr(7bit)和r操作1(1bit)，等待ack
7. slave发送ack
8. slave发送data(8bit)，即寄存器里的值
9. master发送ack
10. 第8步和第9步可以重复多次，即顺序读多个寄存器
读一个寄存器 读多个寄存器
2、程序
$include (iicsmasu.inc)
public _iictxdrxd
public slvaddr
public subaddr
bitsegiicsm segment bit overlayable
rseg bitsegiicsm
retry: dbit 1 ;指明i2c 最后的数据传送失败应该重复操作
bitea: dbit 1 ;存中断状态
datasegiicsm segment data overlayable
rseg datasegiicsm
slvaddr: ds 1 ;被控器地址
subaddr: ds 1 ;单元地址
txdbyte equ r7 ;要发送数据的字节数(第一传递参数)
rxdbyte equ r5 ;要接收数据的字节数(第二传递参数)
waitxtm macro x ;延时x 个机器周期
if x=0
exitm
endif
if x=1
nop
endif
if x=2
nop
nop
endif
if x=3
nop
nop
nop
endif
if x>255
error the number of x is too much
else
mov r6,#x/2
djnz r6,$
endif
endm
codesegiicsm segment code
rseg codesegiicsm
_iictxdrxd:
setb retry ;设置错误标志位
sendstart:
setb sda
setb scl
waitxtm iicdelay
clr sda ;产生起始信号
waitxtm iicdelay
clr scl ;结束起动条件
sendslaadr:
mov a,slvaddr
cjne txdbyte,#0,sendslaadr1
setb acc.0 ;txdbyte=0 时进行读操作
sendslaadr1:
setb c ;检测应答位时释放sda 线
call xmbyte
jc iicerr ;无应答出错
jb acc.0,receivedata ;slaadr.0=1 时进行读操作
;写操作
mov a,subaddr
senddata:
setb c ;检测应答位时释放sda 线
call xmbyte
jc iicerr ;无应答出错
mov a,@r1
inc r1
djnz txdbyte,senddata
dec r1
mov a,rxdbyte
jnz sendstart ;rxdbyte>0 时进行读操作
jmp sendstop
rcvbyte:
mov a,#0ffh ;释放sda 线允许输入
xmbyte:
mov r4,#9 ;设置数据格式为8 位+1 位(非)应答位
rxbit:
rlc a ;左移数据
mov sda,c ;output data
setb scl
mov c,sda ;input data
waitxtm iicdelay
clr scl
waitxtm iicdelay
djnz r4,rxbit ;重复操作直到处理完所有数据位
ret
receivedata:
mov a,rxdbyte
cjne a,#2,receivedata1 ;rxdbyte=1(最后一个字节)时,发送非应答位(c=1)
;否则发送应答位(c=0)
receivedata1:
call rcvbyte
mov @r1,a
inc r1
djnz rxdbyte,receivedata
sendstop:
clr retry ;清除错误标志位
iicerr: ;出错返回
clr sda
setb scl
waitxtm iicdelay
setb sda
mov c,retry ;return error flag(c=retry)
ret
end
c语言声明：
extern bit iictxdrxd(uchar txdbyte,uchar rxdbyte, uchar *iicdatabuf);
//函数定义(程序入口地址）
extern data uchar slvaddr; //被控器从地址
extern data uchar subaddr; //单元地址子地址
直接调用即可。
三、存储器的分类
存储产品大概分为e2prom，nor，nand 3类，框架如下：
HUAWEI nova 2s配上它 将发生不可思议的事情
机油压力传感器怎么检测_机油压力传感器位置
IP地址的网路ID不同类型分类
基于STM32F407的FreeRTOS学习笔记(11)
云安全和传统安全有什么区别？
SPI总线协议和I2C总线协议
华为iMaster NCEIP网络实时数字地图实现一张地图管理全网
Mali GPU编程特性及二维浮点矩阵运算并行优化详解
人脸识别门禁系统在智慧社区的应用
AM02018026MD-2H功率放大器模块
分析师：华为P40 Pro将搭载新潜望式长焦镜头，明年出货量约900万部
无纺布表面污点在线检测系统介绍
MOS管集成电路的十条使用操作准则
Gartner发布Linux盛衰图 2-5年后成主流
文心一言什么时候推出 百度官宣文心一言3月16日见
RF功率半导体2018年突破15亿美元，GaN推动市场上扬
LED驱动电源的分类及特性简介
搅局者小米电视研发内幕曝光 创维死磕
ESD要如何去进行保护工作
防止单相接地时发生谐振过电压的措施盘点
一、spi总线协议 1、什么是spi 2、技术性能 3、接口定义与硬件连接 4、内部结构 5、传输时序 二、i2c总线协议 1、i2c总线协议 2、程序 三、存储器的分类 一、spi总线协议
1、什么是spi
spi，是英语serial peripheral interface的缩写，顾名思义就是串行外围设备接口。spi，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为pcb的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。
spi是一个环形总线结构，由ss(cs)、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
上升沿发送、下降沿接收、高位先发送。
上升沿到来的时候，sdo上的电平将被发送到从设备的寄存器中。
下降沿到来的时候，sdi上的电平将被接收到主设备的寄存器中。
假设主机和从机初始化就绪：并且主机的sbuff=0xaa (10101010)，从机的sbuff=0x55 (01010101)，下面将分步对spi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。
这样就完成了两个寄存器8位的交换，上面的0--1表示上升沿、1--0表示下降沿，sdi、 sdo相对于主机而言的。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。
spi总线是motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线sck，一条数据输入线mosi，一条数据输出线miso;用于 cpu与各种外围器件进行全双工、同步串行通讯。
spi主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。
spi总线有四种工作方式(sp0, sp1, sp2, sp3)，其中使用的最为广泛的是spi0和spi3方式。
spi模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(cpol)对传输协议没有重大的影响。如果cpol=0，串行同步时钟的空闲状态为低电平;如果cpol=1，串行同步时钟的空闲状态为高电平。时钟相位(cpha)能够配置用于选择两种不同的传输协议之一进行数据传输。如果 cpha=0，在串行同步时钟的第一个跳变沿(上升或下降)数据被采样;如果cpha=1，在串行同步时钟的第二个跳变沿(上升或下降)数据被采样。 spi主模块和与之通信的外设时钟相位和极性应该一致。
spi时序图详解-spi接口在模式0下输出第一位数据的时刻
spi接口在模式0下输出第一位数据的时刻
spi接口有四种不同的数据传输时序，取决于cpol和cphl这两位的组合。图1中表现了这四种时序，
时序与cpol、cphl的关系也可以从图中看出。
图1
cpol是用来决定sck时钟信号空闲时的电平，cpol=0，空闲电平为低电平，cpol=1时，
空闲电平为高电平。cpha是用来决定采样时刻的，cpha=0，在每个周期的第一个时钟沿采样，
cpha=1，在每个周期的第二个时钟沿采样。
由于我使用的器件工作在模式0这种时序(cpol=0，cpha=0)，所以将图1简化为图2，
只关注模式0的时序。
图2
我们来关注sck的第一个时钟周期，在时钟的前沿采样数据(上升沿，第一个时钟沿)，
在时钟的后沿输出数据(下降沿，第二个时钟沿)。首先来看主器件，主器件的输出口(mosi)输出的数据bit1，
在时钟的前沿被从器件采样，那主器件是在何时刻输出bit1的呢?bit1的输出时刻实际上在sck信号有效以前，
比 sck的上升沿还要早半个时钟周期。bit1的输出时刻与ssel信号没有关系。再来看从器件，
主器件的输入口miso同样是在时钟的前沿采样从器件输出的bit1的，那从器件又是在何时刻输出bit1的呢。
从器件是在ssel信号有效后，立即输出bit1，尽管此时sck信号还没有起效。关于上面的主器件
和从器件输出bit1位的时刻，可以从图3、4中得到验证。
图3
注意图3中，cs信号有效后(低电平有效，注意cs下降沿后发生的情况)，故意用延时程序延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察主器件输出bit1的情况(mosi)。
可以看出，bit1(值为1)是在sck信号有效之前的半个时钟周期的时刻开始输出的(与cs信号无关)，到了sck的第一个时钟周期的上升沿正好被从器件采样。
图4
图4中，注意看cs和miso信号。我们可以看出，cs信号有效后，从器件立刻输出了bit1(值为1)。
通常我们进行的spi操作都是16位的。图5记录了第一个字节和第二个字节间的相互衔接的过程。
第一个字节的最后一位在sck的上升沿被采样，随后的sck下降沿，从器件就输出了第二个字节的第一位。
spi总线协议介绍(接口定义,传输时序)
2、技术性能
spi接口是motorola 首先提出的全双工三线同步串行外围接口，采用主从模式(master slave)架构;支持多slave模式应用，一般仅支持单master。
时钟由master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后(msb first);spi接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几mbps的水平。
3、接口定义与硬件连接
spi接口共有4根信号线，分别是：cs设备选择线、sck时钟线、sdo串行输出数据线、sdi串行输入数据线。
(1)mosi：主器件数据输出，从器件数据输入
(2)miso：主器件数据输入，从器件数据输出
(3)sclk ：时钟信号，由主器件产生
(4)/ss：从器件使能信号，由主器件控制
4、内部结构
5、传输时序
spi接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位，在主器件产生的从器件使能信号和移位脉冲下，按位传输，高位在前，低位在后。如下图所示，在sclk的下降沿上数据改变，上升沿一位数据被存入移位寄存器。
spi接口没有指定的流控制，没有应答机制确认是否接收到数据。
二、i2c总线协议
1、i2c总线协议
2条双向串行线，一条数据线sda，一条时钟线scl。
sda传输数据是大端传输，每次传输8bit，即一字节。
支持多主控(multimastering)，任何时间点只能有一个主控。
总线上每个设备都有自己的一个addr，共7个bit，广播地址全0.
系统中可能有多个同种芯片，为此addr分为固定部分和可编程部份，细节视芯片而定，看datasheet。
1.1 i2c位传输
数据传输：scl为高电平时，sda线若保持稳定，那么sda上是在传输数据bit;
若sda发生跳变，则用来表示一个会话的开始或结束(后面讲)
数据改变：scl为低电平时，sda线才能改变传输的bit
1.2 i2c开始和结束信号
开始信号：scl为高电平时，sda由高电平向低电平跳变，开始传送数据。
结束信号：scl为低电平时，sda由低电平向高电平跳变，结束传送数据。
1.3 i2c应答信号
master每发送完8bit数据后等待slave的ack。
即在第9个clock，若从ic发ack，sda会被拉低。
若没有ack，sda会被置高，这会引起master发生restart或stop流程，如下所示：
1.4 i2c写流程
写寄存器的标准流程为：
1. master发起start
2. master发送i2c addr(7bit)和w操作0(1bit)，等待ack
3. slave发送ack
4. master发送reg addr(8bit)，等待ack
5. slave发送ack
6. master发送data(8bit)，即要写入寄存器中的数据，等待ack
7. slave发送ack
8. 第6步和第7步可以重复多次，即顺序写多个寄存器
9. master发起stop
写一个寄存器 写多个寄存器
1.5 i2c读流程
读寄存器的标准流程为：
1. master发送i2c addr(7bit)和w操作1(1bit)，等待ack
2. slave发送ack
3. master发送reg addr(8bit)，等待ack
4. slave发送ack
5. master发起start
6. master发送i2c addr(7bit)和r操作1(1bit)，等待ack
7. slave发送ack
8. slave发送data(8bit)，即寄存器里的值
9. master发送ack
10. 第8步和第9步可以重复多次，即顺序读多个寄存器
读一个寄存器 读多个寄存器
2、程序
$include (iicsmasu.inc)
public _iictxdrxd
public slvaddr
public subaddr
bitsegiicsm segment bit overlayable
rseg bitsegiicsm
retry: dbit 1 ;指明i2c 最后的数据传送失败应该重复操作
bitea: dbit 1 ;存中断状态
datasegiicsm segment data overlayable
rseg datasegiicsm
slvaddr: ds 1 ;被控器地址
subaddr: ds 1 ;单元地址
txdbyte equ r7 ;要发送数据的字节数(第一传递参数)
rxdbyte equ r5 ;要接收数据的字节数(第二传递参数)
waitxtm macro x ;延时x 个机器周期
if x=0
exitm
endif
if x=1
nop
endif
if x=2
nop
nop
endif
if x=3
nop
nop
nop
endif
if x>255
error the number of x is too much
else
mov r6,#x/2
djnz r6,$
endif
endm
codesegiicsm segment code
rseg codesegiicsm
_iictxdrxd:
setb retry ;设置错误标志位
sendstart:
setb sda
setb scl
waitxtm iicdelay
clr sda ;产生起始信号
waitxtm iicdelay
clr scl ;结束起动条件
sendslaadr:
mov a,slvaddr
cjne txdbyte,#0,sendslaadr1
setb acc.0 ;txdbyte=0 时进行读操作
sendslaadr1:
setb c ;检测应答位时释放sda 线
call xmbyte
jc iicerr ;无应答出错
jb acc.0,receivedata ;slaadr.0=1 时进行读操作
;写操作
mov a,subaddr
senddata:
setb c ;检测应答位时释放sda 线
call xmbyte
jc iicerr ;无应答出错
mov a,@r1
inc r1
djnz txdbyte,senddata
dec r1
mov a,rxdbyte
jnz sendstart ;rxdbyte>0 时进行读操作
jmp sendstop
rcvbyte:
mov a,#0ffh ;释放sda 线允许输入
xmbyte:
mov r4,#9 ;设置数据格式为8 位+1 位(非)应答位
rxbit:
rlc a ;左移数据
mov sda,c ;output data
setb scl
mov c,sda ;input data
waitxtm iicdelay
clr scl
waitxtm iicdelay
djnz r4,rxbit ;重复操作直到处理完所有数据位
ret
receivedata:
mov a,rxdbyte
cjne a,#2,receivedata1 ;rxdbyte=1(最后一个字节)时,发送非应答位(c=1)
;否则发送应答位(c=0)
receivedata1:
call rcvbyte
mov @r1,a
inc r1
djnz rxdbyte,receivedata
sendstop:
clr retry ;清除错误标志位
iicerr: ;出错返回
clr sda
setb scl
waitxtm iicdelay
setb sda
mov c,retry ;return error flag(c=retry)
ret
end
c语言声明：
extern bit iictxdrxd(uchar txdbyte,uchar rxdbyte, uchar *iicdatabuf);
//函数定义(程序入口地址）
extern data uchar slvaddr; //被控器从地址
extern data uchar subaddr; //单元地址子地址
直接调用即可。
三、存储器的分类
存储产品大概分为e2prom，nor，nand 3类，框架如下：
HUAWEI nova 2s配上它 将发生不可思议的事情
机油压力传感器怎么检测_机油压力传感器位置
IP地址的网路ID不同类型分类
基于STM32F407的FreeRTOS学习笔记(11)
云安全和传统安全有什么区别？
SPI总线协议和I2C总线协议
华为iMaster NCEIP网络实时数字地图实现一张地图管理全网
Mali GPU编程特性及二维浮点矩阵运算并行优化详解
人脸识别门禁系统在智慧社区的应用
AM02018026MD-2H功率放大器模块
分析师：华为P40 Pro将搭载新潜望式长焦镜头，明年出货量约900万部
无纺布表面污点在线检测系统介绍
MOS管集成电路的十条使用操作准则
Gartner发布Linux盛衰图 2-5年后成主流
文心一言什么时候推出 百度官宣文心一言3月16日见
RF功率半导体2018年突破15亿美元，GaN推动市场上扬
LED驱动电源的分类及特性简介
搅局者小米电视研发内幕曝光 创维死磕
ESD要如何去进行保护工作
防止单相接地时发生谐振过电压的措施盘点