基于赛灵思VCU118开发板随附的 UltraScale+ 器件
赛灵思 pci express ip 随附以下集成调试功能。
jtag 调试器 启用 in-system ibert 第三代模式解扰器
“jtag 调试器 (jtag debugger)”可提供以下信息来帮助调试 pci express 链接训练问题：
ltssm 状态的图形化视图
基于 gui 的接收器检测状态（对应已配置的每个通道）
phy rst 状态机的状态
in-system ibert 可提供 pcie 链接眼图。“jtag debugger”和“in-system ibert”功能结合在一起即可提供即时信息，用于判断链接训练问题的可能原因。在本篇博文中，我们将讲解如何使用这些功能。本篇博文基于赛灵思 vcu118 开发板随附的 ultrascale+ 器件。
“第三代模式解扰器 (gen3 mode descrambler)”选项可提供发生扰码的 pipe 数据的解码接口。它允许用户查看 pcie 链接上的数据包。如需了解有关该功能以及数据包解码方法的详细信息，请参阅博文。
https://forums.xilinx.com/t5/design-and-debug-techniques-blog/demystifyi...
ip 配置 gui 包含“添加调试选项 (add. debug options)”选项卡。请选中“启用 jtag 调试器 (enable jtag debugger)”。
在gui 中配置其它 ip 参数后，生成 ip 并打开示例设计。
请确保在设计示例的“design sources”层级中包含调试封装模块，如下所示：
请选择正确的比特文件和 .ltx 文件，以生成比特流并对器件进行编程。
根据所使用的 vivado 工具版本，您可能会看到如下错误。
如果看到以上错误消息，请在 vivado tcl console 中运行以下命令。
set_param xicom.use_bitstream_version_check false
对器件重新进行编程。
成功完成目标器件编程后，应在硬件窗口中显示 axi 核“hw_axi_1”。
在工程目录中如下所示位置下，您将找到 4 个 .tcl 文件。
“test_rd.tcl”文件可读取 bram 中存储的调试数据，并输出 *.dat 文件，如下所示。其它 tcl 文件可读取这些 *.dat 文件，以分别绘制 ltssm、phy rst 状态机和“接收器检测 (receiver detect)”的图形化视图。
draw_ltssm.tcl、draw_reset.tcl 和 draw_rxdet.tcl 脚本将使用 activetcl 来执行。
如果您尝试在 vivado tcl console 中执行这些脚本，那么 vivado 工具将出错并退出。
下图显示了通过“draw_ltssm.tcl”脚本生成的 ltssm 图示：
•绿色 - 采集窗口期间转换的状态
•橙色 - 最终状态
•红色箭头 - 最终转换状态
•箭头旁的数字 - 表示两个状态之间发生的转换次数
上图来自于某个有效的案例场景，其中链接训练正确无误并达成稳定的“l0”状态。当链接训练失败时，“detect”气泡可能为橙色，表明 ip 无法检测到接收器。同样，您可能看到某一箭头旁的数字较大，表明可能存在不稳定的链接。
下图显示了使用“draw_reset.tcl”脚本生成的 phy rst 状态机。
下图显示了使用“draw_rxdet.tcl”脚本生成的“receiver detect”状态：
如上所示，绿色点表明对应通道内成功完成接收器检测。gui 还可提供有关协商的链接宽度的信息。
要采集 pcie 链接眼图，请在 ip 配置 gui 的“add. debug options”选项卡中选择“启用 in-system ibert (enable in-system ibert)”选项。
与使用“jtag debugger”选项时相似，生成 ip 并打开示例设计。
确保在示例设计的“design sources”层级中可以看到“system ibert”模块。
生成比特流并用比特文件和 .ltx 文件进行编程。
以获取有关 ibert 扫描必需配置的详细信息。下图显示了通过“in-system ibert”功能生成的眼图。
以上扫描中的眼图来自于正常运行的 pcie 链接。在无效链接中，您可能会看到蓝色区域极小，表明链接中可能存在信号完整性问题。
如果您在使用调试功能生成的图示和眼图中看到问题，请参阅以下答复记录，其中提供了有关如何调试 pcie 链接问题的信息。使用调试功能所获取的结果将有助于缩小问题可能原因的范围，从而简化调试过程。
Ikanos与picoChip共同推进家庭基站市场
液晶面板国产化加速，和成显示未来三年仍将持续受益
AWE 2023上海展直击：康盈半导体全明星阵容亮相 智慧生活芯场景备受关注
STM32CubeIDE实用技巧之配置Heap空间
全屏指纹识别或将是屏下指纹识别突破的关键
基于赛灵思VCU118开发板随附的 UltraScale+ 器件
压缩机的工作原理
基于虚拟仪器LabVIEW软件实现PID控制器远程监控系统的设计
苹果财报两大亮点：中国市场增长8%、印度iPhone销量创纪录
ASIC和FPGA设计优势和流程比较
大气在线监测设备产品特点介绍
预计半导体行业降幅-66.5％，三星电子营业利润将逆势增长
自镇流LED灯使用注意事项
给你5000块, 买华为P10还是iPhone7?
VueReal宣布倒装芯片Micro LED结构研究获得突破
招商银行科技办公室是如何朝区块链发力的
密封性测试设备有什么作用?
跟踪领先AV软件平台，探究其合作伙伴、AV 用例和其他有价值的信息
开发过程中是什么原因导致优先级翻转的？
为什么要扩展开源安全监控？
jtag 调试器 启用 in-system ibert 第三代模式解扰器
“jtag 调试器 (jtag debugger)”可提供以下信息来帮助调试 pci express 链接训练问题：
ltssm 状态的图形化视图
基于 gui 的接收器检测状态（对应已配置的每个通道）
phy rst 状态机的状态
in-system ibert 可提供 pcie 链接眼图。“jtag debugger”和“in-system ibert”功能结合在一起即可提供即时信息，用于判断链接训练问题的可能原因。在本篇博文中，我们将讲解如何使用这些功能。本篇博文基于赛灵思 vcu118 开发板随附的 ultrascale+ 器件。
“第三代模式解扰器 (gen3 mode descrambler)”选项可提供发生扰码的 pipe 数据的解码接口。它允许用户查看 pcie 链接上的数据包。如需了解有关该功能以及数据包解码方法的详细信息，请参阅博文。
https://forums.xilinx.com/t5/design-and-debug-techniques-blog/demystifyi...
ip 配置 gui 包含“添加调试选项 (add. debug options)”选项卡。请选中“启用 jtag 调试器 (enable jtag debugger)”。
在gui 中配置其它 ip 参数后，生成 ip 并打开示例设计。
请确保在设计示例的“design sources”层级中包含调试封装模块，如下所示：
请选择正确的比特文件和 .ltx 文件，以生成比特流并对器件进行编程。
根据所使用的 vivado 工具版本，您可能会看到如下错误。
如果看到以上错误消息，请在 vivado tcl console 中运行以下命令。
set_param xicom.use_bitstream_version_check false
对器件重新进行编程。
成功完成目标器件编程后，应在硬件窗口中显示 axi 核“hw_axi_1”。
在工程目录中如下所示位置下，您将找到 4 个 .tcl 文件。
“test_rd.tcl”文件可读取 bram 中存储的调试数据，并输出 *.dat 文件，如下所示。其它 tcl 文件可读取这些 *.dat 文件，以分别绘制 ltssm、phy rst 状态机和“接收器检测 (receiver detect)”的图形化视图。
draw_ltssm.tcl、draw_reset.tcl 和 draw_rxdet.tcl 脚本将使用 activetcl 来执行。
如果您尝试在 vivado tcl console 中执行这些脚本，那么 vivado 工具将出错并退出。
下图显示了通过“draw_ltssm.tcl”脚本生成的 ltssm 图示：
•绿色 - 采集窗口期间转换的状态
•橙色 - 最终状态
•红色箭头 - 最终转换状态
•箭头旁的数字 - 表示两个状态之间发生的转换次数
上图来自于某个有效的案例场景，其中链接训练正确无误并达成稳定的“l0”状态。当链接训练失败时，“detect”气泡可能为橙色，表明 ip 无法检测到接收器。同样，您可能看到某一箭头旁的数字较大，表明可能存在不稳定的链接。
下图显示了使用“draw_reset.tcl”脚本生成的 phy rst 状态机。
下图显示了使用“draw_rxdet.tcl”脚本生成的“receiver detect”状态：
如上所示，绿色点表明对应通道内成功完成接收器检测。gui 还可提供有关协商的链接宽度的信息。
要采集 pcie 链接眼图，请在 ip 配置 gui 的“add. debug options”选项卡中选择“启用 in-system ibert (enable in-system ibert)”选项。
与使用“jtag debugger”选项时相似，生成 ip 并打开示例设计。
确保在示例设计的“design sources”层级中可以看到“system ibert”模块。
生成比特流并用比特文件和 .ltx 文件进行编程。
以获取有关 ibert 扫描必需配置的详细信息。下图显示了通过“in-system ibert”功能生成的眼图。
以上扫描中的眼图来自于正常运行的 pcie 链接。在无效链接中，您可能会看到蓝色区域极小，表明链接中可能存在信号完整性问题。
如果您在使用调试功能生成的图示和眼图中看到问题，请参阅以下答复记录，其中提供了有关如何调试 pcie 链接问题的信息。使用调试功能所获取的结果将有助于缩小问题可能原因的范围，从而简化调试过程。
Ikanos与picoChip共同推进家庭基站市场
液晶面板国产化加速，和成显示未来三年仍将持续受益
AWE 2023上海展直击：康盈半导体全明星阵容亮相 智慧生活芯场景备受关注
STM32CubeIDE实用技巧之配置Heap空间
全屏指纹识别或将是屏下指纹识别突破的关键
基于赛灵思VCU118开发板随附的 UltraScale+ 器件
压缩机的工作原理
基于虚拟仪器LabVIEW软件实现PID控制器远程监控系统的设计
苹果财报两大亮点：中国市场增长8%、印度iPhone销量创纪录
ASIC和FPGA设计优势和流程比较
大气在线监测设备产品特点介绍
预计半导体行业降幅-66.5％，三星电子营业利润将逆势增长
自镇流LED灯使用注意事项
给你5000块, 买华为P10还是iPhone7?
VueReal宣布倒装芯片Micro LED结构研究获得突破
招商银行科技办公室是如何朝区块链发力的
密封性测试设备有什么作用?
跟踪领先AV软件平台，探究其合作伙伴、AV 用例和其他有价值的信息
开发过程中是什么原因导致优先级翻转的？
为什么要扩展开源安全监控？