MP5705底板用户手册
一、开发板简介1.1 产品简介
mp5705开发板底板适配本公司相关核心板，型号为mp5650（详见mp5650用户手册）。通过核心板+底板的模式来设计组成完整的开发。底板与核心板采用4个120pin高速板间连接器对插，型号为panasonic公司的axk5a2137yg和axk6a2337yg。底板按照全高半长pcie板卡设计，可以直接安装在电脑机箱中使用。
mp5705底板为方便用户进行二次开发，扩展了一系列外围接口。其中包括2路sfp光纤接口、2路千兆以太网接口、4路sata接口、pcie x8接口、4路sma接口、2组40针扩展接口（其中一组全部为差分信号）、板载下载器以及若干按键、led、板载gtx时钟等。
mp5705底板硬件框图如图1.1所示：
图1.1 mp5705底板硬件框图
1.2 接口列表
名称
说明
数量
sfp/sfp+
≯10.3125g
2
gigabit ethernet
10/100/1000mbps
2
pcie x8
gen 3.0
1
sata
ver3.0
4
40pin ext io
28个普通io、18组差分io
2
sma
连接至mrcc
4
jtag
microusb接口
1
button
—
3
led
—
8
1.3 产品结构尺寸图
产品结构尺寸如图1.3所示：
图1.3 产品结构尺寸图
二、主要接口介绍
2.1 sfp接口
板上共2个光模块的发送和接收与j4相连，实现2路高速的光纤通信接口。每一路光模块的电路原理图如图2.1所示：
图2.1 单路光模块电路原理图
每路的光纤数据通信接收和发送的速度高达10.3125gb/s。用户可以将sfp/sfp+光模块插入到这2个光纤接口中进行光纤数据通信。2路光纤接口与j4连接器相连接。j4连接器与mp5650核心板上fpga的gtx相连接。sfp/sfp+接口的引脚配置如表2.1所示：
表2.1 sfp/sfp+接口的引脚配置
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
m_sfp_tx_p
j4_32
b116_tx0_p
m_sfp_tx_n
j4_34
b116_tx0_n
m_sfp_rx_p
j4_31
b116_rx0_p
m_sfp_rx_n
j4_33
b116_rx0_n
tx_fault_1
j2_61
b15_l10_p
tx_disable_1
j2_65
b15_l11_p
los_1
j2_63
b15_l10_n
s_sfp_tx_p
j4_49
b116_tx1_p
s_sfp_tx_n
j4_51
b116_tx1_n
s_sfp_rx_p
j4_37
b116_rx1_p
s_sfp_rx_n
j4_39
b116_rx1_n
tx_fault_2
j2_67
b15_l11_n
tx_disable_2
j2_73
b15_l2_n
los_2
j2_71
b15_l2_p
2.2 千兆网接口
板上共设计了2路千兆网接口，使用了realtek公司的rtl8211eg芯片。该芯片是符合10base-t，100base-tx和1000base-t ieee802.3标准的高集成度的以太网收发器。芯片与mac之间支持rgmii接口和gmii接口。在mp5705的设计中默认支持rgmii。千兆网接口部分电路原理如图2.2所示：
图2.2 千兆网部分原理图
两路rtl8211eg芯片与核心板之间通过j1相连，千兆网接口的引脚配置表如表2.2所示：
表2.2 千兆网接口引脚配置表
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
phy1_tx0
j1_22
b18_l19_p
phy1_tx1
j1_24
b18_l19_n
phy1_tx2
j1_26
b18_l15_p
phy1_tx3
j1_28
b18_l15_n
phy1_tx4
j1_42
b18_l24_p
phy1_tx5
j1_44
b18_l24_n
phy1_tx6
j1_46
b18_l5_p
phy1_tx7
j1_48
b18_l5_n
phy1_rx0
j1_21
b18_l2_p
phy1_rx1
j1_23
b18_l2_n
phy1_rx2
j1_25
b18_l8_p
phy1_rx3
j1_27
b18_l8_n
phy1_rx4
j1_31
b18_l22_p
phy1_rx5
j1_33
b18_l22_n
phy1_rx6
j1_35
b18_l14_p
phy1_rx7
j1_37
b18_l14_n
phy1_tx_clk
j1_32
b18_l11_p
phy1_rx_clk
j1_15
b18_l13_p
phy1_gtx_clk
j1_41
b18_l3_p
phy1_rxdv
j1_43
b18_l3_n
phy1_txen
j1_45
b18_l1_p
phy1_rstn
j1_47
b18_l1_n
phy1_int
j1_51
b18_l21_p
phy1_mdio
j1_53
b18_l21_n
phy1_mdc
j1_55
b18_l9_p
phy1_txer
j1_57
b18_l9_n
phy1_rxer
j1_54
b18_l20_n
phy1_col
j1_56
b18_l23_p
phy1_crs
j1_58
b18_l23_n
phy2_tx0
j1_92
b17_l4_p
phy2_tx1
j1_94
b17_l4_n
phy2_tx2
j1_96
b17_l2_p
phy2_tx3
j1_98
b17_l2_n
phy2_tx4
j1_104
b17_l11_n
phy2_tx5
j1_106
b17_l21_p
phy2_tx6
j1_108
b17_l21_n
phy2_tx7
j1_117
b17_l9_n
ph2_rx0
j1_67
b17_l3_n
phy2_rx1
j1_71
b17_l15_p
phy2_rx2
j1_73
b17_l15_n
phy2_rx3
j1_75
b17_l5_p
phy2_rx4
j1_87
b17_l14_n
phy2_rx5
j1_83
b17_l1_n
phy2_rx6
j1_81
b17_l1_p
phy2_rx7
j1_77
b17_l5_n
phy2_tx_clk
j1_102
b17_l11_p
phy2_rx_clk
j1_85
b17_l14_p
phy2_gtx_clk
j1_86
b17_l13_p
phy2_rxdv
j1_105
b17_l7_p
phy2_txen
j1_103
b17_l8_n
phy2_rstn
j1_101
b17_l8_p
phy2_int
j1_91
b17_l17_p
phy2_mdio
j1_93
b17_l17_n
phy2_mdc
j1_95
b17_l6_p
phy2_txer
j1_97
b17_l6_n
phy2_rxer
j1_115
b17_l9_p
phy2_col
j1_113
b17_l10_n
phy2_crs
j1_107
b17_l7_n
2.3 pcie接口
mp5705底板配备了一个pcie x8 gen3.0的pcie接口，为fpga与处理器通信提供了强大的接口。pcie具备如下优点：
1) 带宽高，目前fpga有pcie gen3 x16，或者pcie gen4 x8，链路速度可以达到128gbps;
2) fpga直连，不需要外部phy;
3) 协议保证数据无误传输，两级crc，重传机制，保证数据无误;
4) 软件生态丰富，各种系统原生支持，通过简单的驱动就可以完成数据交互;
5) 在pcie之上的协议逐渐增多，例如nvme是基于pcie的上层协议;
xilinx从15年前，v4系列开始，一直在pcie的解决方案上深耕，提供众多的应用方案级的解决方案，方便用户专注于自己的应用。早期，xilinx提供的有application notes，例如xapp859，xapp1052等，构建了基本的双向数据传输。当时一些第三方公司，类似于plda，nwlogic也出针对xilinx fpga的pcie传输方案。
后来，xilinx团队2017年附近推出xdma解决方案，并持续增加功能、修正bug，到目前为止，xdma已经成为一个功能强大、成熟稳定的xilinx fpga解决方案。功能上涵盖了sg功能，axi-lite功能，多通道分离，axi-mm和axi-stream支持等。稳定性上，经过4年的逐步完善，目前已经有众多的客户基于这套方案实现产品，涵盖医疗、电力、通讯、数据中心等各种应用。
mp5705底板pcie接口引脚配置表如表2.3所示：
表2.3 pcie接口引脚配置表
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
pcie_tx0_p
j2_67
b117_rx0_p
pcie_tx0_n
j2_69
b117_rx0_n
pcie_tx1_p
j2_79
b117_rx1_p
pcie_tx1_n
j2_81
b117_rx1_n
pcie_tx2_p
j2_74
b117_rx2_p
pcie_tx2_n
j2_76
b117_rx2_n
pcie_tx3_p
j2_85
b117_rx3_p
pcie_tx3_n
j2_87
b117_rx3_n
pcie_tx4_p
j2_115
b118_rx0_p
pcie_tx4_n
j2_117
b118_rx0_n
pcie_tx5_p
j2_98
b118_rx1_p
pcie_tx5_n
j2_100
b118_rx1_n
pcie_tx6_p
j2_110
b118_rx2_p
pcie_tx6_n
j2_112
b118_rx2_n
pcie_tx7_p
j2_116
b118_rx3_p
pcie_tx7_n
j2_118
b118_rx3_n
pcie_rx0_p
j2_68
b117_tx0_p
pcie_rx0_n
j2_70
b117_tx0_n
pcie_rx1_p
j2_62
b117_tx1_p
pcie_rx1_n
j2_64
b117_tx1_n
pcie_rx2_p
j2_80
b117_tx2_p
pcie_rx2_n
j2_82
b117_tx2_n
pcie_rx3_p
j2_86
b117_tx3_p
pcie_rx3_n
j2_88
b117_tx3_n
pcie_rx4_p
j2_103
b118_tx0_p
pcie_rx4_n
j2_105
b118_tx0_n
pcie_rx5_p
j2_109
b118_tx1_p
pcie_rx5_n
j2_111
b118_tx1_n
pcie_rx6_p
j2_91
b118_tx2_p
pcie_rx6_n
j2_93
b118_tx2_n
pcie_rx7_p
j2_97
b118_tx3_p
pcie_rx7_n
j2_99
b118_tx3_n
pcie_clk_p
j2_104
b118_clk0_p
pcie_clk_n
j2_106
b118_clk0_n
pcie_perst
j2_75
b15_l18_p
2.4 sata接口
mp5705板载4个sata接口，配合mp5650核心板可实现sata3.0的全部功能。电路原理图如图2.4所示:
图2.4 sata接口电路原理图
sata是一种基于行业标准的串行硬件驱动器接口，以连续串行的方式传输数据，支持热插拔，主要用于sata主机与大容量存储设备之间的数据传输。目前，sata一共发展了三代，分别是sata1、sata2、sata3，向后兼容，每一代sata具有相应的传输功能定义，并且他们的传输速率也不尽相同。sata1.0的传输速率只有150mb/s，sata2.0扩展为300mb/s，sata3.0将端口的传输速率提升至6gbit/s。
mp5705底板sata接口引脚配置表如表2.4所示：
表2.4 sata接口引脚配置表
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
sata_tx0_p
j4_8
b115_tx0_p
sata_tx0_n
j4_10
b115_tx0_n
sata_rx0_p
j4_2
b115_rx0_p
sata_rx0_n
j4_4
b115_rx0_n
sata_tx1_p
j4_20
b115_tx1_p
sata_tx1_n
j4_22
b115_tx1_n
sata_rx1_p
j4_26
b115_rx1_p
sata_rx1_n
j4_28
b115_rx1_n
sata_tx2_p
j4_13
b115_tx2_p
sata_tx2_n
j4_15
b115_tx2_n
sata_rx2_p
j4_14
b115_rx2_p
sata_rx2_n
j4_16
b115_rx2_n
sata_tx3_p
j4_19
b115_tx3_p
sata_tx3_n
j4_21
b115_tx3_n
sata_rx3_p
j4_7
b115_rx3_p
sata_rx3_n
j4_9
b115_rx3_n
2.5 40针扩展口
底板预留了2个2.54mm标准间距的40针的扩展口xs10和xs11，用于连接本公司设计的各个模块或者用户自己设计的模块功能电路，其中xs10上的18组差分信号在pcb布局上全部严格按照差分线布局，用户可以根据自己的需要选择。xs10和xs11的电路原理图如图2.5和2.6所示：
图2.5 xs10电路原理图
图2.6 xs11电路原理图
40针扩展口引脚定义表：略。
2.5 jtag接口
mp5705底板配备了一个板载jtag电路。用户可以直接用一根microusb线连接到底板即可实现fpga在线升级和固化。由于该部分电路是直接焊接在底板上，因此不必担心热插拔造成fpga芯片损坏。此外，mp5705底板还预留了标准2mm间距的14针jtag接口，用户在购买的时候可以选择是否需要板载jtag电路。
三、底板电源3.1供电接口
底板集成电源管理，支持+6v~+17v宽压输入。电源输入支持两种方式连接。一种为普通的dc-005(2.0)插座，如图3.1所示。一般用于简单的板级调试，可以直接使用12v的电源适配器，具有很强的灵活性。
图3.1 dc-005(2.0)实物照片
另一种方式采用凤凰座进行连接，型号为te公司的796866-4。实物图如图3.2所示。该连接器耐压高，接触电阻小，抗震性优异，能承受-40℃~+105℃高温。插头与插座之间由锁紧螺丝固定，适合在工业级设备上使用。可直接用于工程样机开发。
图3.2 796866-4实物照片
3.2 电源电路
底板共有三种电源，分别是数字5.0v，数字3.3v和模拟3.3v。其中数字5.0v和数字3.3v通过ti公司的电源芯片tps54620产生。电路如图3.3所示：
图3.3 mp5705数字部分电源原理图
模拟3.3v主要为两路光模块供电，通过adi公司的lt1963aes8_pbf产生。电路如图3.4所示：
图3.4 mp5705模拟部分电源原理图
下一代化合物半导体的超精密加工和清洗的现状与未来
史陶比尔将分享锂电池高效电连接方案
你知道在linux下搭建lua脚本语言的编程环境？
土壤养分速测仪与传统方法对比的优势是什么
寻找AI智能在社会治安防控体系建设的锚点
MP5705底板用户手册
招投标资讯丨内蒙古鄂托克经济开发区智慧园区建设项目（一期）施工标段招标公告
泰克南公司的下单翼轻型飞机已通过德国的标准合格认证
特斯拉“尝鲜”入局，汽车无线充电或许真的要来了？
浅谈CPU进化中涉及的扩展指令集
关于示波器探头的使用注意事项的详细介绍
VR痛点猜想：光学器件不可小觑
Sense Arena的虚拟冰球训练套件通过VR曲棍球训练增强肌肉记忆力
ADI推出业界最高性能PLL频率合成器ADF4159
浅谈电动汽车连接器的特性设计问题
共享AI是大势所趋 腾讯计划让AI无处不在
台积电将重获5000亿美元的市值
中国芯公司融资规模闻泰达三百亿 ,募得股本数占比60%
地平线正式发布全场景整车智能方案
利用高性能模拟器件简化便携式医疗设备的设计
mp5705开发板底板适配本公司相关核心板，型号为mp5650（详见mp5650用户手册）。通过核心板+底板的模式来设计组成完整的开发。底板与核心板采用4个120pin高速板间连接器对插，型号为panasonic公司的axk5a2137yg和axk6a2337yg。底板按照全高半长pcie板卡设计，可以直接安装在电脑机箱中使用。
mp5705底板为方便用户进行二次开发，扩展了一系列外围接口。其中包括2路sfp光纤接口、2路千兆以太网接口、4路sata接口、pcie x8接口、4路sma接口、2组40针扩展接口（其中一组全部为差分信号）、板载下载器以及若干按键、led、板载gtx时钟等。
mp5705底板硬件框图如图1.1所示：
图1.1 mp5705底板硬件框图
1.2 接口列表
名称
说明
数量
sfp/sfp+
≯10.3125g
2
gigabit ethernet
10/100/1000mbps
2
pcie x8
gen 3.0
1
sata
ver3.0
4
40pin ext io
28个普通io、18组差分io
2
sma
连接至mrcc
4
jtag
microusb接口
1
button
—
3
led
—
8
1.3 产品结构尺寸图
产品结构尺寸如图1.3所示：
图1.3 产品结构尺寸图
二、主要接口介绍
2.1 sfp接口
板上共2个光模块的发送和接收与j4相连，实现2路高速的光纤通信接口。每一路光模块的电路原理图如图2.1所示：
图2.1 单路光模块电路原理图
每路的光纤数据通信接收和发送的速度高达10.3125gb/s。用户可以将sfp/sfp+光模块插入到这2个光纤接口中进行光纤数据通信。2路光纤接口与j4连接器相连接。j4连接器与mp5650核心板上fpga的gtx相连接。sfp/sfp+接口的引脚配置如表2.1所示：
表2.1 sfp/sfp+接口的引脚配置
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
m_sfp_tx_p
j4_32
b116_tx0_p
m_sfp_tx_n
j4_34
b116_tx0_n
m_sfp_rx_p
j4_31
b116_rx0_p
m_sfp_rx_n
j4_33
b116_rx0_n
tx_fault_1
j2_61
b15_l10_p
tx_disable_1
j2_65
b15_l11_p
los_1
j2_63
b15_l10_n
s_sfp_tx_p
j4_49
b116_tx1_p
s_sfp_tx_n
j4_51
b116_tx1_n
s_sfp_rx_p
j4_37
b116_rx1_p
s_sfp_rx_n
j4_39
b116_rx1_n
tx_fault_2
j2_67
b15_l11_n
tx_disable_2
j2_73
b15_l2_n
los_2
j2_71
b15_l2_p
2.2 千兆网接口
板上共设计了2路千兆网接口，使用了realtek公司的rtl8211eg芯片。该芯片是符合10base-t，100base-tx和1000base-t ieee802.3标准的高集成度的以太网收发器。芯片与mac之间支持rgmii接口和gmii接口。在mp5705的设计中默认支持rgmii。千兆网接口部分电路原理如图2.2所示：
图2.2 千兆网部分原理图
两路rtl8211eg芯片与核心板之间通过j1相连，千兆网接口的引脚配置表如表2.2所示：
表2.2 千兆网接口引脚配置表
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
phy1_tx0
j1_22
b18_l19_p
phy1_tx1
j1_24
b18_l19_n
phy1_tx2
j1_26
b18_l15_p
phy1_tx3
j1_28
b18_l15_n
phy1_tx4
j1_42
b18_l24_p
phy1_tx5
j1_44
b18_l24_n
phy1_tx6
j1_46
b18_l5_p
phy1_tx7
j1_48
b18_l5_n
phy1_rx0
j1_21
b18_l2_p
phy1_rx1
j1_23
b18_l2_n
phy1_rx2
j1_25
b18_l8_p
phy1_rx3
j1_27
b18_l8_n
phy1_rx4
j1_31
b18_l22_p
phy1_rx5
j1_33
b18_l22_n
phy1_rx6
j1_35
b18_l14_p
phy1_rx7
j1_37
b18_l14_n
phy1_tx_clk
j1_32
b18_l11_p
phy1_rx_clk
j1_15
b18_l13_p
phy1_gtx_clk
j1_41
b18_l3_p
phy1_rxdv
j1_43
b18_l3_n
phy1_txen
j1_45
b18_l1_p
phy1_rstn
j1_47
b18_l1_n
phy1_int
j1_51
b18_l21_p
phy1_mdio
j1_53
b18_l21_n
phy1_mdc
j1_55
b18_l9_p
phy1_txer
j1_57
b18_l9_n
phy1_rxer
j1_54
b18_l20_n
phy1_col
j1_56
b18_l23_p
phy1_crs
j1_58
b18_l23_n
phy2_tx0
j1_92
b17_l4_p
phy2_tx1
j1_94
b17_l4_n
phy2_tx2
j1_96
b17_l2_p
phy2_tx3
j1_98
b17_l2_n
phy2_tx4
j1_104
b17_l11_n
phy2_tx5
j1_106
b17_l21_p
phy2_tx6
j1_108
b17_l21_n
phy2_tx7
j1_117
b17_l9_n
ph2_rx0
j1_67
b17_l3_n
phy2_rx1
j1_71
b17_l15_p
phy2_rx2
j1_73
b17_l15_n
phy2_rx3
j1_75
b17_l5_p
phy2_rx4
j1_87
b17_l14_n
phy2_rx5
j1_83
b17_l1_n
phy2_rx6
j1_81
b17_l1_p
phy2_rx7
j1_77
b17_l5_n
phy2_tx_clk
j1_102
b17_l11_p
phy2_rx_clk
j1_85
b17_l14_p
phy2_gtx_clk
j1_86
b17_l13_p
phy2_rxdv
j1_105
b17_l7_p
phy2_txen
j1_103
b17_l8_n
phy2_rstn
j1_101
b17_l8_p
phy2_int
j1_91
b17_l17_p
phy2_mdio
j1_93
b17_l17_n
phy2_mdc
j1_95
b17_l6_p
phy2_txer
j1_97
b17_l6_n
phy2_rxer
j1_115
b17_l9_p
phy2_col
j1_113
b17_l10_n
phy2_crs
j1_107
b17_l7_n
2.3 pcie接口
mp5705底板配备了一个pcie x8 gen3.0的pcie接口，为fpga与处理器通信提供了强大的接口。pcie具备如下优点：
1) 带宽高，目前fpga有pcie gen3 x16，或者pcie gen4 x8，链路速度可以达到128gbps;
2) fpga直连，不需要外部phy;
3) 协议保证数据无误传输，两级crc，重传机制，保证数据无误;
4) 软件生态丰富，各种系统原生支持，通过简单的驱动就可以完成数据交互;
5) 在pcie之上的协议逐渐增多，例如nvme是基于pcie的上层协议;
xilinx从15年前，v4系列开始，一直在pcie的解决方案上深耕，提供众多的应用方案级的解决方案，方便用户专注于自己的应用。早期，xilinx提供的有application notes，例如xapp859，xapp1052等，构建了基本的双向数据传输。当时一些第三方公司，类似于plda，nwlogic也出针对xilinx fpga的pcie传输方案。
后来，xilinx团队2017年附近推出xdma解决方案，并持续增加功能、修正bug，到目前为止，xdma已经成为一个功能强大、成熟稳定的xilinx fpga解决方案。功能上涵盖了sg功能，axi-lite功能，多通道分离，axi-mm和axi-stream支持等。稳定性上，经过4年的逐步完善，目前已经有众多的客户基于这套方案实现产品，涵盖医疗、电力、通讯、数据中心等各种应用。
mp5705底板pcie接口引脚配置表如表2.3所示：
表2.3 pcie接口引脚配置表
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
pcie_tx0_p
j2_67
b117_rx0_p
pcie_tx0_n
j2_69
b117_rx0_n
pcie_tx1_p
j2_79
b117_rx1_p
pcie_tx1_n
j2_81
b117_rx1_n
pcie_tx2_p
j2_74
b117_rx2_p
pcie_tx2_n
j2_76
b117_rx2_n
pcie_tx3_p
j2_85
b117_rx3_p
pcie_tx3_n
j2_87
b117_rx3_n
pcie_tx4_p
j2_115
b118_rx0_p
pcie_tx4_n
j2_117
b118_rx0_n
pcie_tx5_p
j2_98
b118_rx1_p
pcie_tx5_n
j2_100
b118_rx1_n
pcie_tx6_p
j2_110
b118_rx2_p
pcie_tx6_n
j2_112
b118_rx2_n
pcie_tx7_p
j2_116
b118_rx3_p
pcie_tx7_n
j2_118
b118_rx3_n
pcie_rx0_p
j2_68
b117_tx0_p
pcie_rx0_n
j2_70
b117_tx0_n
pcie_rx1_p
j2_62
b117_tx1_p
pcie_rx1_n
j2_64
b117_tx1_n
pcie_rx2_p
j2_80
b117_tx2_p
pcie_rx2_n
j2_82
b117_tx2_n
pcie_rx3_p
j2_86
b117_tx3_p
pcie_rx3_n
j2_88
b117_tx3_n
pcie_rx4_p
j2_103
b118_tx0_p
pcie_rx4_n
j2_105
b118_tx0_n
pcie_rx5_p
j2_109
b118_tx1_p
pcie_rx5_n
j2_111
b118_tx1_n
pcie_rx6_p
j2_91
b118_tx2_p
pcie_rx6_n
j2_93
b118_tx2_n
pcie_rx7_p
j2_97
b118_tx3_p
pcie_rx7_n
j2_99
b118_tx3_n
pcie_clk_p
j2_104
b118_clk0_p
pcie_clk_n
j2_106
b118_clk0_n
pcie_perst
j2_75
b15_l18_p
2.4 sata接口
mp5705板载4个sata接口，配合mp5650核心板可实现sata3.0的全部功能。电路原理图如图2.4所示:
图2.4 sata接口电路原理图
sata是一种基于行业标准的串行硬件驱动器接口，以连续串行的方式传输数据，支持热插拔，主要用于sata主机与大容量存储设备之间的数据传输。目前，sata一共发展了三代，分别是sata1、sata2、sata3，向后兼容，每一代sata具有相应的传输功能定义，并且他们的传输速率也不尽相同。sata1.0的传输速率只有150mb/s，sata2.0扩展为300mb/s，sata3.0将端口的传输速率提升至6gbit/s。
mp5705底板sata接口引脚配置表如表2.4所示：
表2.4 sata接口引脚配置表
信号名称
连接器管脚
对应fpga管脚名称（mp5650）
sata_tx0_p
j4_8
b115_tx0_p
sata_tx0_n
j4_10
b115_tx0_n
sata_rx0_p
j4_2
b115_rx0_p
sata_rx0_n
j4_4
b115_rx0_n
sata_tx1_p
j4_20
b115_tx1_p
sata_tx1_n
j4_22
b115_tx1_n
sata_rx1_p
j4_26
b115_rx1_p
sata_rx1_n
j4_28
b115_rx1_n
sata_tx2_p
j4_13
b115_tx2_p
sata_tx2_n
j4_15
b115_tx2_n
sata_rx2_p
j4_14
b115_rx2_p
sata_rx2_n
j4_16
b115_rx2_n
sata_tx3_p
j4_19
b115_tx3_p
sata_tx3_n
j4_21
b115_tx3_n
sata_rx3_p
j4_7
b115_rx3_p
sata_rx3_n
j4_9
b115_rx3_n
2.5 40针扩展口
底板预留了2个2.54mm标准间距的40针的扩展口xs10和xs11，用于连接本公司设计的各个模块或者用户自己设计的模块功能电路，其中xs10上的18组差分信号在pcb布局上全部严格按照差分线布局，用户可以根据自己的需要选择。xs10和xs11的电路原理图如图2.5和2.6所示：
图2.5 xs10电路原理图
图2.6 xs11电路原理图
40针扩展口引脚定义表：略。
2.5 jtag接口
mp5705底板配备了一个板载jtag电路。用户可以直接用一根microusb线连接到底板即可实现fpga在线升级和固化。由于该部分电路是直接焊接在底板上，因此不必担心热插拔造成fpga芯片损坏。此外，mp5705底板还预留了标准2mm间距的14针jtag接口，用户在购买的时候可以选择是否需要板载jtag电路。
三、底板电源3.1供电接口
底板集成电源管理，支持+6v~+17v宽压输入。电源输入支持两种方式连接。一种为普通的dc-005(2.0)插座，如图3.1所示。一般用于简单的板级调试，可以直接使用12v的电源适配器，具有很强的灵活性。
图3.1 dc-005(2.0)实物照片
另一种方式采用凤凰座进行连接，型号为te公司的796866-4。实物图如图3.2所示。该连接器耐压高，接触电阻小，抗震性优异，能承受-40℃~+105℃高温。插头与插座之间由锁紧螺丝固定，适合在工业级设备上使用。可直接用于工程样机开发。
图3.2 796866-4实物照片
3.2 电源电路
底板共有三种电源，分别是数字5.0v，数字3.3v和模拟3.3v。其中数字5.0v和数字3.3v通过ti公司的电源芯片tps54620产生。电路如图3.3所示：
图3.3 mp5705数字部分电源原理图
模拟3.3v主要为两路光模块供电，通过adi公司的lt1963aes8_pbf产生。电路如图3.4所示：
图3.4 mp5705模拟部分电源原理图
下一代化合物半导体的超精密加工和清洗的现状与未来
史陶比尔将分享锂电池高效电连接方案
你知道在linux下搭建lua脚本语言的编程环境？
土壤养分速测仪与传统方法对比的优势是什么
寻找AI智能在社会治安防控体系建设的锚点
MP5705底板用户手册
招投标资讯丨内蒙古鄂托克经济开发区智慧园区建设项目（一期）施工标段招标公告
泰克南公司的下单翼轻型飞机已通过德国的标准合格认证
特斯拉“尝鲜”入局，汽车无线充电或许真的要来了？
浅谈CPU进化中涉及的扩展指令集
关于示波器探头的使用注意事项的详细介绍
VR痛点猜想：光学器件不可小觑
Sense Arena的虚拟冰球训练套件通过VR曲棍球训练增强肌肉记忆力
ADI推出业界最高性能PLL频率合成器ADF4159
浅谈电动汽车连接器的特性设计问题
共享AI是大势所趋 腾讯计划让AI无处不在
台积电将重获5000亿美元的市值
中国芯公司融资规模闻泰达三百亿 ,募得股本数占比60%
地平线正式发布全场景整车智能方案
利用高性能模拟器件简化便携式医疗设备的设计