PCB的DDR4布线指南和PCB的架构改进
计算机领域总是在持续不断地进步，始终有发展变化和更新迭代等待着我们去体验和探索。从头开始打造一台新的 pc 是一种令人愉悦的体验，有新一代标准时更是如此。说到这里，我们不得不提到有关随机存取存储器 (ram) 的话题。具体来说是 ddr4 ram，这恰好是市场上目前的标准。ram 的重要性众所周知，如果我们问到任何计算机或网络工程师，他们都会表示拥有再多的 ram 也不为过。
基于 ddr4 实现的 pcb 架构改进
如上所述，计算机技术领域的格局不断发展变化。随着新标准的出现，设备架构需要作出相应调整。这一表述同样适用于从 ddr3 到 ddr4 的代际标准变化。
随机存取存储器的这些进步也显著提升了整体性能。因此，想要利用最新的 ram，就需要改变 pcb 设计；正如 usb 标准从 usb 2.0 发展到 usb 3.0 时一样。随着市场对更强处理能力、更佳性能和更高级功能的需求不断推动行业的发展，这些类型的改变是持续且必要的。
尽管大多数人不会注意到或看到 pcb 设计所需的架构变化，但这并没有降低这些关键变化的重要性。
1. 实现 ddr4，pcb layout 需要作出什么改变？
双倍数据速率 4 （double data rate 4）简称 ddr4，有两种不同的模块类型。其中一种模块类型是小型双列直插式内存模块（260 个引脚），简称 so-dimm，用于笔记本电脑等便携式计算设备。另一种模块类型是双列直插式内存模块（288 个引脚），简称 dimm，用于台式机和服务器等设备。
因此，架构的第一个变化当然是引脚数所致。上一迭代 (ddr3) 的 dimm 使用 240 个引脚，so-dimm 为 204 个引脚。而前文提到的 ddr4 的 dimm 使用 288 个引脚。随着引脚或触点的增加，ddr4 提供更大的 dimm 容量、更好的数据完整性、更快的下载速度和更高的能效。
各种类型的 ddr ram 芯片
与这种整体性能改进一同出现的还有一种弯曲设计（底部），可以实现更好、更安全的连接，并提高安装过程中的稳定性和强度。此外，台架测试证明，ddr4 使性能提升了 50%，最高可达 3,200 mts（每秒兆传输率）。
而且，这些性能提升是在降低功耗的情况下实现的：每个 dimm仅耗费1.2 伏，而不是上一代标准要求的 1.5 至 1.35 伏。所有这些变化意味着 pcb 设计人员必须重新评估设计方法来实现 ddr4。
2. pcb ddr4 设计指南
如果我们希望电子设备或元件以最佳水平运行，则需要精准的 pcb 设计，其中包括 ddr4 的实现。这一点很好理解。除了需要设计精度之外，还必须符合当今的内存。
pcb 设计人员也必须考虑各种其他因素，例如空间分配和关键连接。还需要管理初始设计阶段，因为想要成功实施，设计必须满足布线拓扑和设计规范。
为了有效管理数据，pcb 应遵循布线和最佳实践 (pcb)，否则会导致若干问题，包括易感性和辐射发射。pcb 设计人员还应该利用适当的技术来实现大规模扇出和高边缘速率，以保持低误码率和 1.6 至 3.2 gbps 的数据范围。同样，如果没有适当的设计技术，我们的 pcb 将遇到信号完整性问题并导致串扰和由此产生的（过度）抖动。
3. ddr4 布线指南以及长度和间距规则
在 pcb 设计中，想要实现最佳布线路径，需要正确放置 dimm 连接器和正确使用内存芯片。一般来说，ddr4 sdram 需要更短的布线和适当的间距，以实现峰值时序和最佳信号完整性。pcb 设计人员还应在相关信号组中进行引脚交换。此外，在实现过程中，应避免信号布线位于空隙处、信号层布线彼此相邻以及参考平面分割。
同时，如果可以的话，我们还应该在电源层或适当的接地 (gnd) 之间进行存储器接口信号布线。此外，可以通过在同一层的同一字节通道组中进行 dq（输入/输出数据）、dqs（数据选通）和 dm（数据掩码）信号布线来帮助减少或消除传输速度差异。与 dqs 信号相比，时钟信号的传播延迟更长，因此时钟信号的走线长度通常需要比双列直插式内存模块中最长的 dqs 走线更长。
最后，我们必须牢记，每个电路板堆叠都是不同的，间距要求也是如此。因此，必须利用场求解器 (如cadence clarity™ 3d solver) 在临界信号之间建立低于 -50db 的串扰。请注意：从时钟到 dqs 没有长度要求，但是从时钟到命令/控制/地址有长度要求。长度要求取决于材料的 dk（介电常数）和每个 sdram 的负载。
4. ddr4 层分配和数据通道参考
可以将 dqs、dq 和 dm 网络分配给堆叠中任何可用的内部带状线层。而地址/命令/控制和时钟应在更靠近 sdram 的层上进行布线，以最大限度地减少过孔耦合。
地址/命令/控制 sdram 过孔应该在每个 sdram 处添加连接到接地的过孔（阴影过孔），以减少过孔耦合。
此外，地址和控制参考电源层或接地取决于控制器。需要注意的是，dimm 有地址和控制参考电源层，而板载 bga（球栅阵列）很少有地址和控制参考电源层。
ddr4 会给设计增添大量的复杂性，但遵守指南可以缓解这种情况
ddr4 与上一代标准 (ddr3) 一样，在实现时需要新的设计方法。显然，为了适应升级后的性能，设计要求有所变动，这是创新的副作用。然而，遵循正确的设计和拓扑技术可以最大程度地利用这一当代的新标准来提升性能。
无论是要实现任何形式的 ddr 内存，还是从事于对信号要求特别高的设计，cadence 的设计和分析工具套件都能助您一臂之力。allegro® pcb designer 不仅可以为您提供对元件进行恰当放置和布线的布局解决方案，而且还能提供一整套工具来加强分析和生产，确保设计比您预期的“双倍数据速率”更快。
文章来源： cadence楷登pcb及封装资源中心
电力系统无功补偿方式及存在的一些问题
一篇包罗万象的场景文本检测算法综述
运营商对于5G小站的需求量将是4G时代的数倍
Verilog HDL verilog hdl和vhdl的区别
德国5G招标在即 华为再次陷入险境
PCB的DDR4布线指南和PCB的架构改进
诺基亚8京东曝光，全球没货竟然有评论！
2021年28家顶级企业数据存储公司榜单
开发者的好消息：谷歌正式发布中国开发者网站
部署Jenkins服务时如何保障服务的高可用性呢？
多款虹膜识别智能手机研发成功
是德E36102A E36103A E36104A直流电源介绍
晶电启动大规模减产：冻结4分之1 MOCVD产能
如何在3D系统中捕获真实世界的信息
pcb布线原则分享 PCB电源布线的技巧
LC谐振电路应用太难了？其实这一步至关重要
电压环及电压环控制电路设计
多节锂离子电池串联好吗？
网络革新之SDN详解
基于慧荣SM8266主控的企业级SSD产品将在2021年问世
基于 ddr4 实现的 pcb 架构改进
如上所述，计算机技术领域的格局不断发展变化。随着新标准的出现，设备架构需要作出相应调整。这一表述同样适用于从 ddr3 到 ddr4 的代际标准变化。
随机存取存储器的这些进步也显著提升了整体性能。因此，想要利用最新的 ram，就需要改变 pcb 设计；正如 usb 标准从 usb 2.0 发展到 usb 3.0 时一样。随着市场对更强处理能力、更佳性能和更高级功能的需求不断推动行业的发展，这些类型的改变是持续且必要的。
尽管大多数人不会注意到或看到 pcb 设计所需的架构变化，但这并没有降低这些关键变化的重要性。
1. 实现 ddr4，pcb layout 需要作出什么改变？
双倍数据速率 4 （double data rate 4）简称 ddr4，有两种不同的模块类型。其中一种模块类型是小型双列直插式内存模块（260 个引脚），简称 so-dimm，用于笔记本电脑等便携式计算设备。另一种模块类型是双列直插式内存模块（288 个引脚），简称 dimm，用于台式机和服务器等设备。
因此，架构的第一个变化当然是引脚数所致。上一迭代 (ddr3) 的 dimm 使用 240 个引脚，so-dimm 为 204 个引脚。而前文提到的 ddr4 的 dimm 使用 288 个引脚。随着引脚或触点的增加，ddr4 提供更大的 dimm 容量、更好的数据完整性、更快的下载速度和更高的能效。
各种类型的 ddr ram 芯片
与这种整体性能改进一同出现的还有一种弯曲设计（底部），可以实现更好、更安全的连接，并提高安装过程中的稳定性和强度。此外，台架测试证明，ddr4 使性能提升了 50%，最高可达 3,200 mts（每秒兆传输率）。
而且，这些性能提升是在降低功耗的情况下实现的：每个 dimm仅耗费1.2 伏，而不是上一代标准要求的 1.5 至 1.35 伏。所有这些变化意味着 pcb 设计人员必须重新评估设计方法来实现 ddr4。
2. pcb ddr4 设计指南
如果我们希望电子设备或元件以最佳水平运行，则需要精准的 pcb 设计，其中包括 ddr4 的实现。这一点很好理解。除了需要设计精度之外，还必须符合当今的内存。
pcb 设计人员也必须考虑各种其他因素，例如空间分配和关键连接。还需要管理初始设计阶段，因为想要成功实施，设计必须满足布线拓扑和设计规范。
为了有效管理数据，pcb 应遵循布线和最佳实践 (pcb)，否则会导致若干问题，包括易感性和辐射发射。pcb 设计人员还应该利用适当的技术来实现大规模扇出和高边缘速率，以保持低误码率和 1.6 至 3.2 gbps 的数据范围。同样，如果没有适当的设计技术，我们的 pcb 将遇到信号完整性问题并导致串扰和由此产生的（过度）抖动。
3. ddr4 布线指南以及长度和间距规则
在 pcb 设计中，想要实现最佳布线路径，需要正确放置 dimm 连接器和正确使用内存芯片。一般来说，ddr4 sdram 需要更短的布线和适当的间距，以实现峰值时序和最佳信号完整性。pcb 设计人员还应在相关信号组中进行引脚交换。此外，在实现过程中，应避免信号布线位于空隙处、信号层布线彼此相邻以及参考平面分割。
同时，如果可以的话，我们还应该在电源层或适当的接地 (gnd) 之间进行存储器接口信号布线。此外，可以通过在同一层的同一字节通道组中进行 dq（输入/输出数据）、dqs（数据选通）和 dm（数据掩码）信号布线来帮助减少或消除传输速度差异。与 dqs 信号相比，时钟信号的传播延迟更长，因此时钟信号的走线长度通常需要比双列直插式内存模块中最长的 dqs 走线更长。
最后，我们必须牢记，每个电路板堆叠都是不同的，间距要求也是如此。因此，必须利用场求解器 (如cadence clarity™ 3d solver) 在临界信号之间建立低于 -50db 的串扰。请注意：从时钟到 dqs 没有长度要求，但是从时钟到命令/控制/地址有长度要求。长度要求取决于材料的 dk（介电常数）和每个 sdram 的负载。
4. ddr4 层分配和数据通道参考
可以将 dqs、dq 和 dm 网络分配给堆叠中任何可用的内部带状线层。而地址/命令/控制和时钟应在更靠近 sdram 的层上进行布线，以最大限度地减少过孔耦合。
地址/命令/控制 sdram 过孔应该在每个 sdram 处添加连接到接地的过孔（阴影过孔），以减少过孔耦合。
此外，地址和控制参考电源层或接地取决于控制器。需要注意的是，dimm 有地址和控制参考电源层，而板载 bga（球栅阵列）很少有地址和控制参考电源层。
ddr4 会给设计增添大量的复杂性，但遵守指南可以缓解这种情况
ddr4 与上一代标准 (ddr3) 一样，在实现时需要新的设计方法。显然，为了适应升级后的性能，设计要求有所变动，这是创新的副作用。然而，遵循正确的设计和拓扑技术可以最大程度地利用这一当代的新标准来提升性能。
无论是要实现任何形式的 ddr 内存，还是从事于对信号要求特别高的设计，cadence 的设计和分析工具套件都能助您一臂之力。allegro® pcb designer 不仅可以为您提供对元件进行恰当放置和布线的布局解决方案，而且还能提供一整套工具来加强分析和生产，确保设计比您预期的“双倍数据速率”更快。
文章来源： cadence楷登pcb及封装资源中心
电力系统无功补偿方式及存在的一些问题
一篇包罗万象的场景文本检测算法综述
运营商对于5G小站的需求量将是4G时代的数倍
Verilog HDL verilog hdl和vhdl的区别
德国5G招标在即 华为再次陷入险境
PCB的DDR4布线指南和PCB的架构改进
诺基亚8京东曝光，全球没货竟然有评论！
2021年28家顶级企业数据存储公司榜单
开发者的好消息：谷歌正式发布中国开发者网站
部署Jenkins服务时如何保障服务的高可用性呢？
多款虹膜识别智能手机研发成功
是德E36102A E36103A E36104A直流电源介绍
晶电启动大规模减产：冻结4分之1 MOCVD产能
如何在3D系统中捕获真实世界的信息
pcb布线原则分享 PCB电源布线的技巧
LC谐振电路应用太难了？其实这一步至关重要
电压环及电压环控制电路设计
多节锂离子电池串联好吗？
网络革新之SDN详解
基于慧荣SM8266主控的企业级SSD产品将在2021年问世