采用AD9789与FPGA相结合实现全数字QPSK射频调制的方案
摘要： 一种采用ad9789与fpga相结合，在fpga上实现全数字qpsk射频调制的方案。介绍了ad9789的接口设计及配置流程，并给出了设计实例。
dvb-s标准只是规定了信道编码及调制方式，没有提供具体的射频调制方案，dvb-s标准要求载波的频率范围为950 mhz-2150 mhz，由于受到fpga内部资源运算速度的限制，一般只能实现中频调制[1]。传统的射频调制是在中频调制后加模拟上变频，如中频调制之后采用ad8346[2]进行射频调制，但这样就增加了设计的复杂度及成本。本文采用adi公司最新推出的ad9789与fpga相结合的方法实现了全数字dvb-s标准射频调制。
1 系统构架 ad9789[3] 14 bit txdac芯片内部集成了qam编码器、内插器和数字上变频器，可为有线基础设施实现2.4 ghz的采样率。ad9789 txdac支持docsis-iii、dvb_c 2个标准，并不支持dvb-s标准。配置选项可以设置数据路径来为qam编码器和srrc滤波器设置旁路，从而使dac能够用于诸如无线基础设施等多种应用中。本文就是利用这一点实现了dvb_s的射频调制，在fpga内部实现dvb-s信道编码[3](随机化、rs编码、卷积交织、卷积压缩编码)、星图映射、srrc 滤波器（滚降系数为0.35），经oddr模块给ad9789提供复数数据。其射频调制方案如图1所示。
2 可变符号率的设计 dvb-s调制器符号率一般支持1 ms/s～45 ms/s可调，这就需要对ts流进行速率调整。整个dvb_s信道编码有2次速率的变化：(1)rs编码，它将188的包结构变成204的包结构，数据输出的速率为输入的204/188倍。(2)卷积压缩编码，由于卷积压缩编码采用不同的编码比率，如1/2、2/3、3/4、5/6、7/8，对应的输出数据速率就变成输入数据速率的1、3/4、2/3、3/5、4/7倍，针对符号率的设计，本文提出了符号率的设计公式：fband=a×204/188×8×1/2×(n/n-1)，其中a为ts流的输入数据速率，n的取值为2、3、4、6、7，之所以乘以8是因为在卷积编码时要进行数据的并串转换。
本文采用插空包的方式实现rs编码速率调整，其设计思路是在信道编码之前对ts流进行一次速率调整，将188的数据包变成204的数据包，这样大大简化了后端的设计，具体的操作就是通过fifo实现，由于ts流速率慢，所以先写fifo，等到写满一半，开始读，读的时候每次只读188个数据，然后再在其后添加16 b数据，添加0即可，这样就变成了204个字节的包结构。由于读的速率很快，有可能读空，所以要判断fifo内部所剩下的数据，当不满188 b时，就插入204 b的空包，这样可以保证速率调整之后的数据是连续的。符号率的设计公式变成：fband=b×8×1/2×(n/n-1)，只需要改变b及n的值就可以实现符号率的可变。
针对卷积压缩编码速率调整，本文采用重配置dcm[4]与fifo结合的方式实现，由于调制采用不同的编码率，导致输出的数据速率是可变的，这就使得数据的输出时钟是输入时钟的非整数倍，很难做到小数分频，所以提出了用重配置dcm的方式提供可靠的时钟对应关系。经卷积压缩编码后的数据输出是不连续的，为了便于后续数据升采样的处理，通过一个fifo将数据打成匀速的。
3 ad9789基本结构[5] ad9789 包含一个用于器件配置和状态寄存器回读的 spi(串行外设接口)端口。灵活的数字接口可以适应4 bit～32 bit的数据总线宽度，并且可以接收实数或复数数据，最多可接收4路输入信号。每一路信号最大能经过5级半带插值滤波，插值之后的数据与nco生成的正余弦信号相乘，再经过通道增益变化，4路信号相加后再通过总增益调整、16倍插值和带通滤波器实现数字上变频，最后经数模转换输出，其原理如图2所示。4个通道的基带处理模块内部结构相同，如图3所示。在本设计中，旁路掉qam编码器和srrc滤波器，经过5级半带插值后，通过调节p/q值，可实现不同符号率的调整。
4 ad9789上变频原理及配置流程[5] 基带信号经过插值后与nco生成的正余弦信号相乘，从而把基带信号频谱调制到0～fdac/16之间完成基带调制，即实现图4(a)～图(b)的转换。经过16倍插值滤波器后，形成16个奈奎斯特区，后15个区内的频谱为第1奈奎斯特区基带调制信号的镜像频谱，通过配置带通滤波器的中心频率，可滤除不需要的15个镜像，得到要想的调制信号，如图4(c)所示。ad9789的这种特殊架构，使得输出的调制信号频率范围为0～fdac，而fdac最高可达2.4 ghz，完全可以满足dvb-s标准l波段输出的要求。
ad9789通过spi接口进行参数配置，配置时钟sclk不能超过25 mhz。写操作时，在sclk上升沿有效。读操作时，数据在sclk下降沿有效。ad9789的配置指令由指令控制字和操作数2部分组成。指令控制字包括3部分：读写操作指示位、一次读写的字节个数和起始寄存器的地址。如果执行写操作，操作数就是要写入寄存器的值。如果执行读操作，则操作数就是从相应寄存器中读到的值。缺省情况下，sdio是输入，sdo是输出，读写数据高位在前。
配置ad9789时需要注意，大部分寄存器都是立即更新，但0x16～0x1d，0x22～0x23除外。只有在0x1e[7]为1后，0x16～0x1d寄存器数据才更新。只有当0x24[7]位由0变为1后，0x22～0x23才更新。0x1e[7]会自动清零，但0x24[7]不会。为了保证来自fpga的数据与ad9789的采样时钟相位一致，ad9789内部集成可编程重定时器，使用三级寄存器来实现重定时功能，具体由内部寄存器0x21[2:0]、0x23[7:0]控制。配置ad9789的流程如表1所示。
5 fpga与ad9789的接口设计 ad9789的工作时钟由adf4350与adclk914联合提供。adf4350[6]是adi公司推出的业界首款全集成的频率合成器，内置片上vco(压控振荡器)与pll(锁相环)，支持137.5 mhz～4.4 ghz范围内的连续调谐，且支持整数小数分频，具有出色的相位噪声性能，完全可以满足本系统的要求。
adclk914[7]是一款采用adi公司专利的互补双极性(xfcb-3)硅锗(sige)工艺技术制造的超快型时钟/数据缓冲器。adclk914具备高压差分信号(hvds)输出，适合用于驱动adi最新的高速数模转换器(ad9789、ad9739)。
本系统中，在fpga内部完成信道编码、星座映射及基带成形。ad9789数据接口总线采用32 bit，lvds模式，只使用一个通道。所以输入为一路复数数据信号，数据为16 bit的差分信号。根据所选的接口模式，在采样时钟上升沿，采样得到的16 bit数据为i, 在采样时钟下降沿，采样得到的16位数据为q,调用一个oddr模块，将基带成形后的i路数据和q路数据合二为一，以lvds模式输出，分别与ad9789的dp[15:0]和dn[15:0]相连。oddr的工作时钟直接来自dco，dco是ad9789数据的采样时钟输出，由fdac分频产生，具体由内部寄存器0x22[5:4]决定，确保fpga输出数据和ad9789的数据采样时钟速率相等。
本文详细介绍了dvb_s可变符号率的设计，利用新器件ad9789能实现数字上变频的特性，结合fpga，提出了一套解决全数字dvb-s射频调制的方案，并给出了配置ad9789的详细流程。结合具体实例，给出了重要参数的设置方法，与传统的射频调制相比，免去对片外混频器和低通滤波器的需求，具有更佳的性能、更低的成本和更好的灵活性，可广泛用于电缆调制解调器系统。
参考文献
[1] 陈守金，于鸿洋，葛锦环.新型dvb_c信道编码、中频调制的全数字实现[j].电子技术应用，2006(5).
[2] 葛锦环.基于fpga的dvb-s qpsk调制器的设计与仿真[d].电子科技大学硕士学位论文，2006.
[3] etsi.en300 421.digitalvideobroaeasting(dvb).framingstructure，channel coding and modulation for 11/12 ghz satellite serviees，1997.
[4] ug191，virtex-5 configuration user guide，xilinx corporation，2007.
[5] ad9789 datasheet．analog devices，2009．
[6] adclk914 datasheet．analog devices，2008.
[7] adf4350 datasheet．analog devices，2008．
扬尘噪声在线监测系统的建立
如何正确使用和维护电源适配器使其保持良好的性能状态？
新能源车辆与燃油车辆的差异在哪里？
全球首颗搭载主动激光雷达二氧化碳探测的大气环境监测卫星
光纤间距传感器实现机床监控
采用AD9789与FPGA相结合实现全数字QPSK射频调制的方案
猎豹机器人配备新的算法_没有摄像头也可以躲避障碍物？
ST推出首款支持METERS AND MORE标准的智能电表IC
I/Q不平衡的来源 IQ信道之间的不平衡会造成什么影响呢？
电动机保护器的接线方法
锂电池保护板厂家排名
Axelwave无线校园网解决方案
知名原厂大作战，家用网络成市场新亮点
“极致”塑造未来：艾迈斯欧司朗位置传感器
M-LVDS是什么 有哪些优势
ATE300P无线测温传感器在高低压开关柜中的应用
怎么样组态PLC块中的结构变量才能让他在WinCC中使用
简述：影响电缆绝缘电阻的四个因素
判断加工中心精度的方法有哪些
Apollo 探针卡的主要特征是怎样的
dvb-s标准只是规定了信道编码及调制方式，没有提供具体的射频调制方案，dvb-s标准要求载波的频率范围为950 mhz-2150 mhz，由于受到fpga内部资源运算速度的限制，一般只能实现中频调制[1]。传统的射频调制是在中频调制后加模拟上变频，如中频调制之后采用ad8346[2]进行射频调制，但这样就增加了设计的复杂度及成本。本文采用adi公司最新推出的ad9789与fpga相结合的方法实现了全数字dvb-s标准射频调制。
1 系统构架 ad9789[3] 14 bit txdac芯片内部集成了qam编码器、内插器和数字上变频器，可为有线基础设施实现2.4 ghz的采样率。ad9789 txdac支持docsis-iii、dvb_c 2个标准，并不支持dvb-s标准。配置选项可以设置数据路径来为qam编码器和srrc滤波器设置旁路，从而使dac能够用于诸如无线基础设施等多种应用中。本文就是利用这一点实现了dvb_s的射频调制，在fpga内部实现dvb-s信道编码[3](随机化、rs编码、卷积交织、卷积压缩编码)、星图映射、srrc 滤波器（滚降系数为0.35），经oddr模块给ad9789提供复数数据。其射频调制方案如图1所示。
2 可变符号率的设计 dvb-s调制器符号率一般支持1 ms/s～45 ms/s可调，这就需要对ts流进行速率调整。整个dvb_s信道编码有2次速率的变化：(1)rs编码，它将188的包结构变成204的包结构，数据输出的速率为输入的204/188倍。(2)卷积压缩编码，由于卷积压缩编码采用不同的编码比率，如1/2、2/3、3/4、5/6、7/8，对应的输出数据速率就变成输入数据速率的1、3/4、2/3、3/5、4/7倍，针对符号率的设计，本文提出了符号率的设计公式：fband=a×204/188×8×1/2×(n/n-1)，其中a为ts流的输入数据速率，n的取值为2、3、4、6、7，之所以乘以8是因为在卷积编码时要进行数据的并串转换。
本文采用插空包的方式实现rs编码速率调整，其设计思路是在信道编码之前对ts流进行一次速率调整，将188的数据包变成204的数据包，这样大大简化了后端的设计，具体的操作就是通过fifo实现，由于ts流速率慢，所以先写fifo，等到写满一半，开始读，读的时候每次只读188个数据，然后再在其后添加16 b数据，添加0即可，这样就变成了204个字节的包结构。由于读的速率很快，有可能读空，所以要判断fifo内部所剩下的数据，当不满188 b时，就插入204 b的空包，这样可以保证速率调整之后的数据是连续的。符号率的设计公式变成：fband=b×8×1/2×(n/n-1)，只需要改变b及n的值就可以实现符号率的可变。
针对卷积压缩编码速率调整，本文采用重配置dcm[4]与fifo结合的方式实现，由于调制采用不同的编码率，导致输出的数据速率是可变的，这就使得数据的输出时钟是输入时钟的非整数倍，很难做到小数分频，所以提出了用重配置dcm的方式提供可靠的时钟对应关系。经卷积压缩编码后的数据输出是不连续的，为了便于后续数据升采样的处理，通过一个fifo将数据打成匀速的。
3 ad9789基本结构[5] ad9789 包含一个用于器件配置和状态寄存器回读的 spi(串行外设接口)端口。灵活的数字接口可以适应4 bit～32 bit的数据总线宽度，并且可以接收实数或复数数据，最多可接收4路输入信号。每一路信号最大能经过5级半带插值滤波，插值之后的数据与nco生成的正余弦信号相乘，再经过通道增益变化，4路信号相加后再通过总增益调整、16倍插值和带通滤波器实现数字上变频，最后经数模转换输出，其原理如图2所示。4个通道的基带处理模块内部结构相同，如图3所示。在本设计中，旁路掉qam编码器和srrc滤波器，经过5级半带插值后，通过调节p/q值，可实现不同符号率的调整。
4 ad9789上变频原理及配置流程[5] 基带信号经过插值后与nco生成的正余弦信号相乘，从而把基带信号频谱调制到0～fdac/16之间完成基带调制，即实现图4(a)～图(b)的转换。经过16倍插值滤波器后，形成16个奈奎斯特区，后15个区内的频谱为第1奈奎斯特区基带调制信号的镜像频谱，通过配置带通滤波器的中心频率，可滤除不需要的15个镜像，得到要想的调制信号，如图4(c)所示。ad9789的这种特殊架构，使得输出的调制信号频率范围为0～fdac，而fdac最高可达2.4 ghz，完全可以满足dvb-s标准l波段输出的要求。
ad9789通过spi接口进行参数配置，配置时钟sclk不能超过25 mhz。写操作时，在sclk上升沿有效。读操作时，数据在sclk下降沿有效。ad9789的配置指令由指令控制字和操作数2部分组成。指令控制字包括3部分：读写操作指示位、一次读写的字节个数和起始寄存器的地址。如果执行写操作，操作数就是要写入寄存器的值。如果执行读操作，则操作数就是从相应寄存器中读到的值。缺省情况下，sdio是输入，sdo是输出，读写数据高位在前。
配置ad9789时需要注意，大部分寄存器都是立即更新，但0x16～0x1d，0x22～0x23除外。只有在0x1e[7]为1后，0x16～0x1d寄存器数据才更新。只有当0x24[7]位由0变为1后，0x22～0x23才更新。0x1e[7]会自动清零，但0x24[7]不会。为了保证来自fpga的数据与ad9789的采样时钟相位一致，ad9789内部集成可编程重定时器，使用三级寄存器来实现重定时功能，具体由内部寄存器0x21[2:0]、0x23[7:0]控制。配置ad9789的流程如表1所示。
5 fpga与ad9789的接口设计 ad9789的工作时钟由adf4350与adclk914联合提供。adf4350[6]是adi公司推出的业界首款全集成的频率合成器，内置片上vco(压控振荡器)与pll(锁相环)，支持137.5 mhz～4.4 ghz范围内的连续调谐，且支持整数小数分频，具有出色的相位噪声性能，完全可以满足本系统的要求。
adclk914[7]是一款采用adi公司专利的互补双极性(xfcb-3)硅锗(sige)工艺技术制造的超快型时钟/数据缓冲器。adclk914具备高压差分信号(hvds)输出，适合用于驱动adi最新的高速数模转换器(ad9789、ad9739)。
本系统中，在fpga内部完成信道编码、星座映射及基带成形。ad9789数据接口总线采用32 bit，lvds模式，只使用一个通道。所以输入为一路复数数据信号，数据为16 bit的差分信号。根据所选的接口模式，在采样时钟上升沿，采样得到的16 bit数据为i, 在采样时钟下降沿，采样得到的16位数据为q,调用一个oddr模块，将基带成形后的i路数据和q路数据合二为一，以lvds模式输出，分别与ad9789的dp[15:0]和dn[15:0]相连。oddr的工作时钟直接来自dco，dco是ad9789数据的采样时钟输出，由fdac分频产生，具体由内部寄存器0x22[5:4]决定，确保fpga输出数据和ad9789的数据采样时钟速率相等。
本文详细介绍了dvb_s可变符号率的设计，利用新器件ad9789能实现数字上变频的特性，结合fpga，提出了一套解决全数字dvb-s射频调制的方案，并给出了配置ad9789的详细流程。结合具体实例，给出了重要参数的设置方法，与传统的射频调制相比，免去对片外混频器和低通滤波器的需求，具有更佳的性能、更低的成本和更好的灵活性，可广泛用于电缆调制解调器系统。
参考文献
[1] 陈守金，于鸿洋，葛锦环.新型dvb_c信道编码、中频调制的全数字实现[j].电子技术应用，2006(5).
[2] 葛锦环.基于fpga的dvb-s qpsk调制器的设计与仿真[d].电子科技大学硕士学位论文，2006.
[3] etsi.en300 421.digitalvideobroaeasting(dvb).framingstructure，channel coding and modulation for 11/12 ghz satellite serviees，1997.
[4] ug191，virtex-5 configuration user guide，xilinx corporation，2007.
[5] ad9789 datasheet．analog devices，2009．
[6] adclk914 datasheet．analog devices，2008.
[7] adf4350 datasheet．analog devices，2008．
扬尘噪声在线监测系统的建立
如何正确使用和维护电源适配器使其保持良好的性能状态？
新能源车辆与燃油车辆的差异在哪里？
全球首颗搭载主动激光雷达二氧化碳探测的大气环境监测卫星
光纤间距传感器实现机床监控
采用AD9789与FPGA相结合实现全数字QPSK射频调制的方案
猎豹机器人配备新的算法_没有摄像头也可以躲避障碍物？
ST推出首款支持METERS AND MORE标准的智能电表IC
I/Q不平衡的来源 IQ信道之间的不平衡会造成什么影响呢？
电动机保护器的接线方法
锂电池保护板厂家排名
Axelwave无线校园网解决方案
知名原厂大作战，家用网络成市场新亮点
“极致”塑造未来：艾迈斯欧司朗位置传感器
M-LVDS是什么 有哪些优势
ATE300P无线测温传感器在高低压开关柜中的应用
怎么样组态PLC块中的结构变量才能让他在WinCC中使用
简述：影响电缆绝缘电阻的四个因素
判断加工中心精度的方法有哪些
Apollo 探针卡的主要特征是怎样的