如何在边界扫描机制下增加板级互连的故障诊断覆盖率
1 引 言
现代电子技术的高速发展对传统的电路测试技术提出了新的挑战。器件封装的小型化、表面贴装（smt）技术的应用，以及由于板器件密度的加大而出现的多层印制板技术使得电路节点的物理可访问性逐步减低，原来借助于针床的在线测试（ict）的局限性日益增大。电路和系统可测试性的急剧降低导致测试费用占电路和系统总费用的比重越来越高。人们已意识到，单靠改善测试方法来实现电路的测试及故障诊断是远远不够的。要从根本上解决问题，提高电路的可观测性和可控制性，在电路系统设计之初就要充分考虑测试及故障诊断的要求，即进行可测性设计（design-for-testability，dft）。基于ieee 1149.1标准（又被称为jtag协议）制定的边界扫描技术是对dft的一个飞跃发展。边界扫描技术的应用使得电路板上需要的测试节点数目减少，用于测试夹具的费用减少，比传统的ict测试节省了时间，缩短了产品推向市场的周期。另外，边界扫描也支持cpld、fpga和flash的 在线编程（isp）。但是，在现实情况中，真正考虑到边界扫描测试的电路设计并不普遍。
2 边界扫描机制的引入
边界扫描技术的基本思想是在芯片管脚和内部逻辑之间增加了串联在一起的移位寄存器组，在边界扫描测试模式下，寄存器单元在相应的指令下控制引脚状态，从而对外部互连及内部逻辑进行测试。边界扫描结构定义了4个基本硬件单元：测试存取口（tap）、tap控制器、指令寄存器和测试数据寄存器组。其中，tap一般包括4条测试总线：测试数据输入总线（tdi）、测试数据输出总线（tdo）、测试模式选择总线（tms）和测试时钟输入总线（tck）。还有一个可选择的测试复位输入端（trst*）。fap控制器是边界扫描的核心部分，整个测试逻辑都是由它按一定顺序调用的。在测试时钟tck的作用下，从tdi加入的数据可以在移位寄存器链中移动进行扫描。
目标板是一个中央资源板子系统，其结构如图1所示。主要作用是为数字通道子系统提供精确的时序信息，为数字通道板之间提供定时和控制信号，分析处理数字通道子系统和探笔子系统返回的数据。该电路板上有4个边界扫描器件：epld（epm7256aetc144）、fpga（ep1s25f780）、flash eprom（epc8）和dsp（tms320c6203b）。
在电路设计时，引入边界扫描结构首要考虑的问题就是尽可能地选择符合ieee 1149.1标准的器件。目前大部分vlsi器件都带边界扫描结构，而对于小型芯片，在实现的功能相同的前提下，要尽量选用符合ieee 1149.1标准的。
在此目标板上，我们将flash eprom（n30）、dsp（n31）、epld（n14）和fpga（n24）依次连接起来，成为一个完整的扫描链路。tap控制信号（tck、tms、trst*）并联，前一器件的tdo和后一器件的tdi依次连接成链。其中只有dsp有trst*信号。对于trst*信号，因为它是低电平有效，若在器件内部或者电路板上已经上拉，则在测试时可以不加以控制。而在该目标板的dsp内部此引脚处于下拉状态，为使其进人边界扫描状态，必须外加激励信号，因此本文把它单独引出来。如图2所示。
为保证信号的完整性，本文对来自测试装置的主tap控制信号进行了缓冲处理，同时用上拉电阻将tdi、tms信号拉至逻辑1状态，将tck下拉接地。另外，在最后一个器件的tdo和被测板的tdo端口之间放置一个20 ω的电阻以衰减反射。缓冲器类型的选用要参考电路板上器件的电平类型。如图3所示，被测板上边界扫描器件工作电压为3.3 v，本文选用的缓冲器sn74lv244的工作电压为2.7 v～5.5 v，可以满足需要。
这样做可以解决测试装置和被测板之间的阻抗不匹配及提升tck的速度，可增加测试装置和被测板之间电缆的长度，也使得在测试装置和被测板间的电缆没有连接的情况下，功能模式和测试模式时信号可以保持安全状态。
3 电路板互连测试
bsdl（boundary scan description language）是硬件描述语言（vhdl）的一个子集，是对边界扫描器件的边界扫描特性的描述，主要用来沟通边界扫描器件厂商、用户与测试工具之间的联系。每一个边界扫描器件都附有特定的bsdl文件。在测试进行之前，有必要查看电路板上边界扫描器件的bsdl文件，以确保器件能够正常地进入到边界扫描测试状态。以n24为例，其bsdl文件中提到：
attribute compliance _ patterns oftms320c6203：entity is“（emu1，emu0）（00）”；
由此可知，器件的emu1和emu0引脚处于逻辑0状态时，器件才能处于边界扫描模 式。这种引脚被称为边界扫描服从使能引脚（简称为bsce引脚）。因此本文通过跳线将emu0和emu1接地。
另外，如果器件除了支持取样／预载（sample／preload）、互连测试（extest）、旁路（bypass）这些ieee 1149.1强制的指令外，还支持idcode、clamp、highz等指令，就能给测试带来更多方便。有些器件，内部功能不同但有着相同的封装，idcode指令能对此加以很好的区分，确保正确的器件安装在正确的位置。clamp和highz指令可以使器件的输出引脚处于一个固定状态，从而避免总线竞争。
3.1 扫描链完整性测试
扫描链连接完毕后，为保证后续工作的进行，要测试它的连通性，包括bypass测试和idcode测试。在tap控制器处于复位状态时，bst电路无效。器件已处于正常工作状态，这时指令寄存器也已完成了初始化。如果器件支持idcode，则初始化的指令为idcode，否则为bypass。在tck控制下，idcode或bypass寄存器中的内容就从tdo端口移出，测试软件将读到的数据与正确数据对比，从而判定扫描链的通断和器件型号的正确性。对于bypass测试，器件的bypass寄存器初始值为0；对于idcode测试，器件的标准idcode从bsdl文件中提取。
3.2 包含非边界扫描器件的互连测试
对于一个电路板来说，相当部分的器件都是非边界扫描器件，如何有效利用扫描链来测试连接在边界扫描器件之间的非边界扫描器件是提高故障覆盖率的关键。可以说，故障覆盖率与边界扫描器件的边界扫描寄存器提供给非边界扫描器件的可控制性和可观测性的程度息息相关。
3.2.1 可控制性的提高
为了增加可控制性，对于非边界扫描器件的重要的控制信号，如片选端和使能端，尽可能地直接控制，或者通过边界扫描器件的边界扫描单元进行控制。这样在测试时，为了避免信号冲突可以把相应的器件禁用或者改变信号输入输出的方向。如图4所示，器件n17（sn74lvc4245a）的／oe端和dir端与n14（epld）的引脚相连。n50（74f245）的／e端也受n14控制，而dir端接地，n50的／e端选通时，固定的b端为输入而a端为输出。n17和n50的a端引脚共享vxi总线的d00-d07，但b端引脚分别连在不同的总线上。如果n17的／oe端选通，dir端置0时，a端为输入，与n50的a端为输出相矛盾；dir端置1时，b端为输入，不同的总线信号发送到同一引脚上，引起冲突。因此，通过n14的bs引脚控制n17和n50，让两个器件不同时选通，使测试顺利进行。
3.2.2 可观测性的提高
为了增加可观测性，本文要给测试软件提供这些非边界扫描器件的基本信息，如器件的电源vcc和接地gnd引脚、i／o引脚的性质（是输入、输出、三态输出还是双向的）、器件的逻辑功能等，也就是对非边界扫描器件进行建模，编写测试软件能识别的model。以74f245为例，其model如下：
在此model中，描述了器件的引脚性质及各种状态下的逻辑功能。model被分成了若干part，要根据电路板上器件的具体连接情况来选取相应的part。对于n50和n51来说，因dir引脚接地，固定为低，我们就选取partbtoa_with_dir_fixed
在做互连测试时，建模的器件越多，故障覆盖率就越高。本文做了一个对比实验。如图5所示。n14的109、110和111这3个引脚分别与3个上拉电阻相连，同时与插针j6相连。通过跳线可以使3个引脚处于001～111这7个状态中的某一个，从而确定被测板电路响应vxi总线中7根中断线中的某一根。在向测试软件输入被测板的信息时，我们默认109～111这3个引脚正常状态为逻辑高。那么，当我们用跳线将j6的1、2 脚短接时，就人为制造了n14的109脚与地短路的故障。
第一阶段，本文只对电路板上的179个电阻进行了建模，测试得到的与边界扫描器件引脚相关的故障覆盖率为56.78％，没有检测到故障。第二阶段，本文在第一阶段的基础上又对39个与边界扫描器件相连的非边界扫描器件进行建模，测试得到的故障覆盖率为67.03 ％，有了明显提高，且故障检出，结果显示如图6所示。
4 结束语
复杂数字电路板的可测试性设计是电路和器件设计领域研究的重要课题。本文介绍了通过在复杂数字电路板中设计和利用器件的边界扫描结构，提高电路板的可测试性，及通过增加边界扫描器件对非边界扫描器件的可控制性与可观测性，获得更高的故障诊断覆盖率的方法。
边界扫描技术实现了可测性设计的一次变革，但它并不能解决所有的可测性问题。边界扫描的长处在于器件引脚之间的互连测试。由于tck速度的限制，边界扫描对于器件内部的动态故障显得无能为力。而自建内测试技术（bist）则是针对器件功能性测试的。把bist结构置入芯片内，结合ieee 1149.1中可选择的runbist指令可以达到高的故障覆盖率。因此，要全方位地对故障类型进行考虑，利用现有的dft技术，混合采用传统的ict，取长补短，才能更好地解决dft问题，当代的ict设备，大多也都支持边界扫描测试。
长虹激光电视C7UT的优势介绍
中芯国际EUV光刻机进入“全面开发阶段”
智能环卫机器人在罗湖垃圾站投入使用
欧司朗光电半导体的中国市场之道
无惧跑分，性能新旗舰荣耀V9测评！
如何在边界扫描机制下增加板级互连的故障诊断覆盖率
AT&T推出5G通道探测器_15毫秒内展示5G无线信号传输特征
NASA的激光链路速度破纪录地达到200Gbps
关于讯飞开放平台在线语音会话的分析和介绍
零基础认识倒闸操作 倒闸过程注意事项
恒温恒湿培养箱有什么作用
聚酰亚胺薄膜材料异向性导热行为研究进展
初尝Linux下的AVR单片机开发
一文深入Redis主从复制的原理详解
造成监控视频卡顿的有哪些主要原因？
人脸识别争议背后:如何保护个人信息
最大胆的设计！诺基亚S8 edge = 华为P9+三星S7
首届消博会 , 1300多个品牌戴尔m15 R5脱颖而出！
蓝牙也可以测距定位，精度1m且不用阵列天线！
奥迪全新一代A1或2018正式亮相
现代电子技术的高速发展对传统的电路测试技术提出了新的挑战。器件封装的小型化、表面贴装（smt）技术的应用，以及由于板器件密度的加大而出现的多层印制板技术使得电路节点的物理可访问性逐步减低，原来借助于针床的在线测试（ict）的局限性日益增大。电路和系统可测试性的急剧降低导致测试费用占电路和系统总费用的比重越来越高。人们已意识到，单靠改善测试方法来实现电路的测试及故障诊断是远远不够的。要从根本上解决问题，提高电路的可观测性和可控制性，在电路系统设计之初就要充分考虑测试及故障诊断的要求，即进行可测性设计（design-for-testability，dft）。基于ieee 1149.1标准（又被称为jtag协议）制定的边界扫描技术是对dft的一个飞跃发展。边界扫描技术的应用使得电路板上需要的测试节点数目减少，用于测试夹具的费用减少，比传统的ict测试节省了时间，缩短了产品推向市场的周期。另外，边界扫描也支持cpld、fpga和flash的 在线编程（isp）。但是，在现实情况中，真正考虑到边界扫描测试的电路设计并不普遍。
2 边界扫描机制的引入
边界扫描技术的基本思想是在芯片管脚和内部逻辑之间增加了串联在一起的移位寄存器组，在边界扫描测试模式下，寄存器单元在相应的指令下控制引脚状态，从而对外部互连及内部逻辑进行测试。边界扫描结构定义了4个基本硬件单元：测试存取口（tap）、tap控制器、指令寄存器和测试数据寄存器组。其中，tap一般包括4条测试总线：测试数据输入总线（tdi）、测试数据输出总线（tdo）、测试模式选择总线（tms）和测试时钟输入总线（tck）。还有一个可选择的测试复位输入端（trst*）。fap控制器是边界扫描的核心部分，整个测试逻辑都是由它按一定顺序调用的。在测试时钟tck的作用下，从tdi加入的数据可以在移位寄存器链中移动进行扫描。
目标板是一个中央资源板子系统，其结构如图1所示。主要作用是为数字通道子系统提供精确的时序信息，为数字通道板之间提供定时和控制信号，分析处理数字通道子系统和探笔子系统返回的数据。该电路板上有4个边界扫描器件：epld（epm7256aetc144）、fpga（ep1s25f780）、flash eprom（epc8）和dsp（tms320c6203b）。
在电路设计时，引入边界扫描结构首要考虑的问题就是尽可能地选择符合ieee 1149.1标准的器件。目前大部分vlsi器件都带边界扫描结构，而对于小型芯片，在实现的功能相同的前提下，要尽量选用符合ieee 1149.1标准的。
在此目标板上，我们将flash eprom（n30）、dsp（n31）、epld（n14）和fpga（n24）依次连接起来，成为一个完整的扫描链路。tap控制信号（tck、tms、trst*）并联，前一器件的tdo和后一器件的tdi依次连接成链。其中只有dsp有trst*信号。对于trst*信号，因为它是低电平有效，若在器件内部或者电路板上已经上拉，则在测试时可以不加以控制。而在该目标板的dsp内部此引脚处于下拉状态，为使其进人边界扫描状态，必须外加激励信号，因此本文把它单独引出来。如图2所示。
为保证信号的完整性，本文对来自测试装置的主tap控制信号进行了缓冲处理，同时用上拉电阻将tdi、tms信号拉至逻辑1状态，将tck下拉接地。另外，在最后一个器件的tdo和被测板的tdo端口之间放置一个20 ω的电阻以衰减反射。缓冲器类型的选用要参考电路板上器件的电平类型。如图3所示，被测板上边界扫描器件工作电压为3.3 v，本文选用的缓冲器sn74lv244的工作电压为2.7 v～5.5 v，可以满足需要。
这样做可以解决测试装置和被测板之间的阻抗不匹配及提升tck的速度，可增加测试装置和被测板之间电缆的长度，也使得在测试装置和被测板间的电缆没有连接的情况下，功能模式和测试模式时信号可以保持安全状态。
3 电路板互连测试
bsdl（boundary scan description language）是硬件描述语言（vhdl）的一个子集，是对边界扫描器件的边界扫描特性的描述，主要用来沟通边界扫描器件厂商、用户与测试工具之间的联系。每一个边界扫描器件都附有特定的bsdl文件。在测试进行之前，有必要查看电路板上边界扫描器件的bsdl文件，以确保器件能够正常地进入到边界扫描测试状态。以n24为例，其bsdl文件中提到：
attribute compliance _ patterns oftms320c6203：entity is“（emu1，emu0）（00）”；
由此可知，器件的emu1和emu0引脚处于逻辑0状态时，器件才能处于边界扫描模 式。这种引脚被称为边界扫描服从使能引脚（简称为bsce引脚）。因此本文通过跳线将emu0和emu1接地。
另外，如果器件除了支持取样／预载（sample／preload）、互连测试（extest）、旁路（bypass）这些ieee 1149.1强制的指令外，还支持idcode、clamp、highz等指令，就能给测试带来更多方便。有些器件，内部功能不同但有着相同的封装，idcode指令能对此加以很好的区分，确保正确的器件安装在正确的位置。clamp和highz指令可以使器件的输出引脚处于一个固定状态，从而避免总线竞争。
3.1 扫描链完整性测试
扫描链连接完毕后，为保证后续工作的进行，要测试它的连通性，包括bypass测试和idcode测试。在tap控制器处于复位状态时，bst电路无效。器件已处于正常工作状态，这时指令寄存器也已完成了初始化。如果器件支持idcode，则初始化的指令为idcode，否则为bypass。在tck控制下，idcode或bypass寄存器中的内容就从tdo端口移出，测试软件将读到的数据与正确数据对比，从而判定扫描链的通断和器件型号的正确性。对于bypass测试，器件的bypass寄存器初始值为0；对于idcode测试，器件的标准idcode从bsdl文件中提取。
3.2 包含非边界扫描器件的互连测试
对于一个电路板来说，相当部分的器件都是非边界扫描器件，如何有效利用扫描链来测试连接在边界扫描器件之间的非边界扫描器件是提高故障覆盖率的关键。可以说，故障覆盖率与边界扫描器件的边界扫描寄存器提供给非边界扫描器件的可控制性和可观测性的程度息息相关。
3.2.1 可控制性的提高
为了增加可控制性，对于非边界扫描器件的重要的控制信号，如片选端和使能端，尽可能地直接控制，或者通过边界扫描器件的边界扫描单元进行控制。这样在测试时，为了避免信号冲突可以把相应的器件禁用或者改变信号输入输出的方向。如图4所示，器件n17（sn74lvc4245a）的／oe端和dir端与n14（epld）的引脚相连。n50（74f245）的／e端也受n14控制，而dir端接地，n50的／e端选通时，固定的b端为输入而a端为输出。n17和n50的a端引脚共享vxi总线的d00-d07，但b端引脚分别连在不同的总线上。如果n17的／oe端选通，dir端置0时，a端为输入，与n50的a端为输出相矛盾；dir端置1时，b端为输入，不同的总线信号发送到同一引脚上，引起冲突。因此，通过n14的bs引脚控制n17和n50，让两个器件不同时选通，使测试顺利进行。
3.2.2 可观测性的提高
为了增加可观测性，本文要给测试软件提供这些非边界扫描器件的基本信息，如器件的电源vcc和接地gnd引脚、i／o引脚的性质（是输入、输出、三态输出还是双向的）、器件的逻辑功能等，也就是对非边界扫描器件进行建模，编写测试软件能识别的model。以74f245为例，其model如下：
在此model中，描述了器件的引脚性质及各种状态下的逻辑功能。model被分成了若干part，要根据电路板上器件的具体连接情况来选取相应的part。对于n50和n51来说，因dir引脚接地，固定为低，我们就选取partbtoa_with_dir_fixed
在做互连测试时，建模的器件越多，故障覆盖率就越高。本文做了一个对比实验。如图5所示。n14的109、110和111这3个引脚分别与3个上拉电阻相连，同时与插针j6相连。通过跳线可以使3个引脚处于001～111这7个状态中的某一个，从而确定被测板电路响应vxi总线中7根中断线中的某一根。在向测试软件输入被测板的信息时，我们默认109～111这3个引脚正常状态为逻辑高。那么，当我们用跳线将j6的1、2 脚短接时，就人为制造了n14的109脚与地短路的故障。
第一阶段，本文只对电路板上的179个电阻进行了建模，测试得到的与边界扫描器件引脚相关的故障覆盖率为56.78％，没有检测到故障。第二阶段，本文在第一阶段的基础上又对39个与边界扫描器件相连的非边界扫描器件进行建模，测试得到的故障覆盖率为67.03 ％，有了明显提高，且故障检出，结果显示如图6所示。
4 结束语
复杂数字电路板的可测试性设计是电路和器件设计领域研究的重要课题。本文介绍了通过在复杂数字电路板中设计和利用器件的边界扫描结构，提高电路板的可测试性，及通过增加边界扫描器件对非边界扫描器件的可控制性与可观测性，获得更高的故障诊断覆盖率的方法。
边界扫描技术实现了可测性设计的一次变革，但它并不能解决所有的可测性问题。边界扫描的长处在于器件引脚之间的互连测试。由于tck速度的限制，边界扫描对于器件内部的动态故障显得无能为力。而自建内测试技术（bist）则是针对器件功能性测试的。把bist结构置入芯片内，结合ieee 1149.1中可选择的runbist指令可以达到高的故障覆盖率。因此，要全方位地对故障类型进行考虑，利用现有的dft技术，混合采用传统的ict，取长补短，才能更好地解决dft问题，当代的ict设备，大多也都支持边界扫描测试。
长虹激光电视C7UT的优势介绍
中芯国际EUV光刻机进入“全面开发阶段”
智能环卫机器人在罗湖垃圾站投入使用
欧司朗光电半导体的中国市场之道
无惧跑分，性能新旗舰荣耀V9测评！
如何在边界扫描机制下增加板级互连的故障诊断覆盖率
AT&T推出5G通道探测器_15毫秒内展示5G无线信号传输特征
NASA的激光链路速度破纪录地达到200Gbps
关于讯飞开放平台在线语音会话的分析和介绍
零基础认识倒闸操作 倒闸过程注意事项
恒温恒湿培养箱有什么作用
聚酰亚胺薄膜材料异向性导热行为研究进展
初尝Linux下的AVR单片机开发
一文深入Redis主从复制的原理详解
造成监控视频卡顿的有哪些主要原因？
人脸识别争议背后:如何保护个人信息
最大胆的设计！诺基亚S8 edge = 华为P9+三星S7
首届消博会 , 1300多个品牌戴尔m15 R5脱颖而出！
蓝牙也可以测距定位，精度1m且不用阵列天线！
奥迪全新一代A1或2018正式亮相