FPGA从Xilinx 的7系列学起（1）
fpga进入到一个工艺越来越牛的境界，很多人在学习fpga的时候还在墨守陈规的从spartan3学起，还是在ise开始着手，总是觉得工艺是类似的，方法也是类似的。在和很多工程师一起讨论的时候，就明确的告诉了他们，现在工艺的变化，fpga已经进入到了一个很不一般的境界。正是这个境界的变化，让fpga这个不太大众的芯片终于开始逐步的替代了asic和assp。
不要觉得fpga的东西也是一成不变，不要觉得fpga就是一张白纸，他就不需要创新。他的变化，才让他逐渐强大。
或许，你还不知道的情况下fpga已经藏身于你们家的电视，你们的汽车，你们家的洋房里面了。
当然，这个境界一样要有很多东西来支撑，有牛的芯片，牛的工具，牛的思路和牛的同学。所以我想在目前最成熟的fpga，应用最广的fpga为起点，来帮助一些对fpga非常感兴趣的同学。
一路有我，有我陪伴大家。
xilinx的7系列的fpga目前来看是最成熟，应用最广泛的fpga。他既承上，承接上一代fpga，又启下，有下一代fpga浓重的基因和崭新的设计方法学。
因此我也希望，我们的讲解过程，能够大家的意见，那边一个小问题，我们可以开一章，来详细描述。毕竟，我们不是出书，还是希望天马行空一点。
xilinx 7系列fpga的简介
7系列包括artix 7、kintex 7和virtex 7。其中artix 7面向较低端应用，功耗低，价格低，但是性能丝毫不弱；kintex 7面向中端应用，性价比更高，性；virtex 7面向高端应用。所有芯片都是用28nm hpl工艺。该工艺把功耗和性能之间的相辅相成的关系表达的淋漓尽致。让我们来听我显摆一下他们的性能吧。
7系列的fpga再也不像以前的fpga那样，lut是分完全版加阉割版两种情况了，是真正的6输入查找表，可以例化成为分布式ram。这个功能以前只能在高端的fpga的里面才可以有的。现在你花很少的价格便有了最高端的享受。
ddr3的最高接口速率，能够达到最牛的1866mb/s，这个其他家的fpga暂时还达不到这个性能，直接把很多家在28nm技术上的fpga远远的甩出去几条街。
transceiver速率最高能够达到28g，天，我都以前都不敢想象。关于xilinx和其他家fpga的28g的比较，大家就网上搜他们的眼图吧。我就不多说了。
又增加了用户可配置的adc（双12位，1msps的adc），这个功能可以满足大家最基本的需求，我想未来这个adc的性能会更好，那么，很多做通信的同学，你们是不是有点小激动呢。
dsp的性能更是厉害的妈妈给厉害开门，厉害到家了。在有些场景下据说可以跟gpu有一些计算方面的抗衡，至于性能上的比较，我没有手头上的数据提供给大家。我现在都还想，未来我的显卡要是fpga做的，我还不是得天天更换配置文件，显摆我的设计能力吗？
非常强大的时钟管理单元，是pll+mmcm的架构，这又回到以前的争论，到底是dcm好还是pll好，现在不用争论了，类似的功能都给你提供了。正能证明fpga的强大，博采众长呗。顺便说一句，一个时钟输入就能任意输出你想要的时钟频率。这个频率，是受限制的。当然，mmcm和pll共享很多相同的特性。d、m和o是3个重要参数。d为前分频，m为倍频，o为奇偶分频。这些参数也可以通过drp（dynamic reconfigurationport）配置。pll输出时钟数为6，mmcm为7。mmcm可实现小数倍频和分频。
通过6中不同类型的时钟线（bufg,bufr, bufio, bufh, bufmr, and the high-performance clock）满足3中不同应用目的：高扇出、低传输延时和极低的偏斜。
时钟可分为3类，全局时钟、局部时钟和i/o时钟。
i/o时钟are especially fast，且只能用于i/o逻辑和serdes。7系列芯片中，mmcm输出可与i/o直连，提供低抖动、高性能接口。block ram的关键特性如下：双端口36kbram，端口宽度可达72。可配置fifo逻辑，具有ecc功能。下一代产品更牛，这里就卖个关子吧。dsp的主要特点，支持25×18的二进制补码乘法器，48位的累加器，带pre-adder，可以选择使用pipelining、alu，以及专用的级联总线pre-adder可改善资源利用率非常高的设计，降低dsp slice数量达50%。dsp具有48bit的pattern detector，用于convergent或者symmetric rounding。也可用于实现96bit宽的逻辑功能。dsp slice提供pipelining和extension capabilities，可提高除了dsp之外的许多应用的速度和效率。如宽动态总线移位、存储器地址生成、宽总线多路选择器和memory-mapped i/o register。
io的主要特性，支持1866mb/s ddr3，内置高频解耦电容，提高信号完整，在低功耗和高速i/o应用中，具有可三态的dci功能。i/o分为hp和hr。hr支持1.2到3.3v，hp支持1.2到1.8v。同时每个bank有2个vref管脚。
以上为我简单的介绍了一下xilinx fpga的情况，性能。
“ADI助力半导体测试设备成长”在线研讨会即将开始
开展综合能源业务的优势和制约因素是什么
QQ音乐不止于听歌，带来了更多探索的可能性
带你了解新产业:房地产区块链
针对声学Box防水方案做设计分享与探讨
FPGA从Xilinx 的7系列学起（1）
物联网产品设计怎样避免出现失败
TDA174引脚功能的电压资料参数
太钢电气打造非晶利器，已助力电动汽车市场
Naveen Rao推动人工智能走向未来
智能灌溉的组成有哪一些
Credo推出HiWire通用接线盒（P3）以支持相干光传输&核心交换革新
比亚迪发布即插即充技术，为电动汽车实现智能充电
Arkamys音频增强软件及服务成功移植至Tensilica HiFi音频DSP
当区块链和CDN相遇之后会碰撞出怎样的火花？
游戏运动音乐好伴侣，一款女生抵抗不了的蓝牙耳机
电弧放电的特点
港大经管深圳校区成功举办智健康 慧未来:智慧健康与数据生态论坛
什么是matlab_matlab有什么用
基于二维材料的压电光电子学器件综述
不要觉得fpga的东西也是一成不变，不要觉得fpga就是一张白纸，他就不需要创新。他的变化，才让他逐渐强大。
或许，你还不知道的情况下fpga已经藏身于你们家的电视，你们的汽车，你们家的洋房里面了。
当然，这个境界一样要有很多东西来支撑，有牛的芯片，牛的工具，牛的思路和牛的同学。所以我想在目前最成熟的fpga，应用最广的fpga为起点，来帮助一些对fpga非常感兴趣的同学。
一路有我，有我陪伴大家。
xilinx的7系列的fpga目前来看是最成熟，应用最广泛的fpga。他既承上，承接上一代fpga，又启下，有下一代fpga浓重的基因和崭新的设计方法学。
因此我也希望，我们的讲解过程，能够大家的意见，那边一个小问题，我们可以开一章，来详细描述。毕竟，我们不是出书，还是希望天马行空一点。
xilinx 7系列fpga的简介
7系列包括artix 7、kintex 7和virtex 7。其中artix 7面向较低端应用，功耗低，价格低，但是性能丝毫不弱；kintex 7面向中端应用，性价比更高，性；virtex 7面向高端应用。所有芯片都是用28nm hpl工艺。该工艺把功耗和性能之间的相辅相成的关系表达的淋漓尽致。让我们来听我显摆一下他们的性能吧。
7系列的fpga再也不像以前的fpga那样，lut是分完全版加阉割版两种情况了，是真正的6输入查找表，可以例化成为分布式ram。这个功能以前只能在高端的fpga的里面才可以有的。现在你花很少的价格便有了最高端的享受。
ddr3的最高接口速率，能够达到最牛的1866mb/s，这个其他家的fpga暂时还达不到这个性能，直接把很多家在28nm技术上的fpga远远的甩出去几条街。
transceiver速率最高能够达到28g，天，我都以前都不敢想象。关于xilinx和其他家fpga的28g的比较，大家就网上搜他们的眼图吧。我就不多说了。
又增加了用户可配置的adc（双12位，1msps的adc），这个功能可以满足大家最基本的需求，我想未来这个adc的性能会更好，那么，很多做通信的同学，你们是不是有点小激动呢。
dsp的性能更是厉害的妈妈给厉害开门，厉害到家了。在有些场景下据说可以跟gpu有一些计算方面的抗衡，至于性能上的比较，我没有手头上的数据提供给大家。我现在都还想，未来我的显卡要是fpga做的，我还不是得天天更换配置文件，显摆我的设计能力吗？
非常强大的时钟管理单元，是pll+mmcm的架构，这又回到以前的争论，到底是dcm好还是pll好，现在不用争论了，类似的功能都给你提供了。正能证明fpga的强大，博采众长呗。顺便说一句，一个时钟输入就能任意输出你想要的时钟频率。这个频率，是受限制的。当然，mmcm和pll共享很多相同的特性。d、m和o是3个重要参数。d为前分频，m为倍频，o为奇偶分频。这些参数也可以通过drp（dynamic reconfigurationport）配置。pll输出时钟数为6，mmcm为7。mmcm可实现小数倍频和分频。
通过6中不同类型的时钟线（bufg,bufr, bufio, bufh, bufmr, and the high-performance clock）满足3中不同应用目的：高扇出、低传输延时和极低的偏斜。
时钟可分为3类，全局时钟、局部时钟和i/o时钟。
i/o时钟are especially fast，且只能用于i/o逻辑和serdes。7系列芯片中，mmcm输出可与i/o直连，提供低抖动、高性能接口。block ram的关键特性如下：双端口36kbram，端口宽度可达72。可配置fifo逻辑，具有ecc功能。下一代产品更牛，这里就卖个关子吧。dsp的主要特点，支持25×18的二进制补码乘法器，48位的累加器，带pre-adder，可以选择使用pipelining、alu，以及专用的级联总线pre-adder可改善资源利用率非常高的设计，降低dsp slice数量达50%。dsp具有48bit的pattern detector，用于convergent或者symmetric rounding。也可用于实现96bit宽的逻辑功能。dsp slice提供pipelining和extension capabilities，可提高除了dsp之外的许多应用的速度和效率。如宽动态总线移位、存储器地址生成、宽总线多路选择器和memory-mapped i/o register。
io的主要特性，支持1866mb/s ddr3，内置高频解耦电容，提高信号完整，在低功耗和高速i/o应用中，具有可三态的dci功能。i/o分为hp和hr。hr支持1.2到3.3v，hp支持1.2到1.8v。同时每个bank有2个vref管脚。
以上为我简单的介绍了一下xilinx fpga的情况，性能。
“ADI助力半导体测试设备成长”在线研讨会即将开始
开展综合能源业务的优势和制约因素是什么
QQ音乐不止于听歌，带来了更多探索的可能性
带你了解新产业:房地产区块链
针对声学Box防水方案做设计分享与探讨
FPGA从Xilinx 的7系列学起（1）
物联网产品设计怎样避免出现失败
TDA174引脚功能的电压资料参数
太钢电气打造非晶利器，已助力电动汽车市场
Naveen Rao推动人工智能走向未来
智能灌溉的组成有哪一些
Credo推出HiWire通用接线盒（P3）以支持相干光传输&核心交换革新
比亚迪发布即插即充技术，为电动汽车实现智能充电
Arkamys音频增强软件及服务成功移植至Tensilica HiFi音频DSP
当区块链和CDN相遇之后会碰撞出怎样的火花？
游戏运动音乐好伴侣，一款女生抵抗不了的蓝牙耳机
电弧放电的特点
港大经管深圳校区成功举办智健康 慧未来:智慧健康与数据生态论坛
什么是matlab_matlab有什么用
基于二维材料的压电光电子学器件综述