简谈 IIC总线

大家好,又到了每日学习的时间了,今天咱们来聊一聊 iic 总线设计。
一、概述:
       iic 是inter-integrated circuit的缩写,发音为eye-squared cee or eye-two-cee , 它是一种两线接口。
       iic 只是用两条双向的线,一条 serial data line (sda) ,另一条serial clock (scl)。
       scl:上升沿将数据输入到每个eeprom器件中;下降沿驱动eeprom器件输出数据。(边沿触发)
       sda:双向数据线,为od门,与其它任意数量的od与oc门成线与关系。
二、输出级
每一个i2c总线器件内部的sda、scl引脚电路结构都是一样的,引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管,输入缓冲为一只高输入阻抗的同相器,这种电路具有两个特点:
       1)由于sda、scl为漏极开路结构(od),因此它们必须接有上拉电阻,阻值的大小常为 1k8, 4k7 and 10k ,但1k8 时性能最好;当总线空闲时,两根线均为高电平。连到总线上的任一器件输出的低电平,都将使总线的信号变低,即各器件的sda及scl都是线与关系。
       2)引脚在输出信号的同时还将引脚上的电平进行检测,检测是否与刚才输出一致,为时钟同步和总线仲裁提供了硬件基础。
三、主设备与从设备
系统中的所有外围器件都具有一个7位的从器件专用地址码,其中高4位为器件类型,由生产厂家制定,低3位为器件引脚定义地址,由使用者定义。主控器件通过地址码建立多机通信的机制,因此i2c总线省去了外围器件的片选线,这样无论总线上挂接多少个器件,其系统仍然为简约的二线结构。终端挂载在总线上,有主端和从端之分,主端必须是带有cpu的逻辑模块,在同一总线上同一时刻使能有一个主端,可以有多个从端,从端的数量受地址空间和总线的最大电容 400pf的限制。
* 主端主要用来驱动scl line;
       * 从设备对主设备产生响应;
二者都可以传输数据,但是从设备不能发起传输,且传输是受到主设备控制的。
四、速率:
普通模式:100khz;
       快速模式:400khz;
       高速模式:3.4mhz;
       没有任何必要使用高速scl,将scl保持在100k或以下,然后忘了它吧。
时序部分:
1.空闲状态
i2c总线总线的sda和scl两条信号线同时处于高电平时,规定为总线的空闲状态。此时各个器件的输出级场效应管均处在截止状态,即释放总线,由两条信号线各自的上拉电阻把电平拉高。
2.起始位与停止位的定义:
* 起始信号:当scl为高期间,sda由高到低的跳变;启动信号是一种电平跳变时序信号,而不是一个电平信号。
       * 停止信号:当scl为高期间,sda由低到高的跳变;停止信号也是一种电平跳变时序信号,而不是一个电平信号。
3.ack
       发送器每发送一个字节,就在时钟脉冲9期间释放数据线,由接收器反馈一个应答信号。 应答信号为低电平时,规定为有效应答位(ack简称应答位),表示接收器已经成功地接收了该字节;应答信号为高电平时,规定为非应答位(nack),一般表示接收器接收该字节没有成功。 对于反馈有效应答位ack的要求是,接收器在第9个时钟脉冲之前的低电平期间将sda线拉低,并且确保在该时钟的高电平期间为稳定的低电平。 如果接收器是主控器,则在它收到最后一个字节后,发送一个nack信号,以通知被控发送器结束数据发送,并释放sda线,以便主控接收器发送一个停止信号p。
如下图逻辑分析仪的采样结果:释放总线后,如果没有应答信号,sda应该一直持续为高电平,但是如图中蓝色虚线部分所示,它被拉低为低电平,证明收到了应答信号。
这里面给我们的两个信息是:
       1)接收器在scl的上升沿到来之前的低电平期间拉低sda;
       2)应答信号一直保持到scl的下降沿结束;正如前文红色标识所指出的那样。
4.数据的有效性:
       iic总线进行数据传送时,时钟信号为高电平期间,数据线上的数据必须保持稳定,只有在时钟线上的信号为低电平期间,数据线上的高电平或低电平状态才允许变化。
我的理解:虽然只要求在高电平期间保持稳定,但是要有一个提前量,也就是数据在scl的上升沿到来之前就需准备好,因为在前面i2c总线之(一)---概述一文中已经指出,数据是在scl的上升沿打入到器件(eeprom)中的。
5.数据的传送:
       在i2c总线上传送的每一位数据都有一个时钟脉冲相对应(或同步控制),即在scl串行时钟的配合下,在sda上逐位地串行传送每一位数据。数据位的传输是边沿触发。
工作过程
总线上的所有通信都是由主控器引发的。在一次通信中,主控器与被控器总是在扮演着两种不同的角色。
1.主设备向从设备发送数据
主设备发送起始位,这会通知总线上的所有设备传输开始了,接下来主机发送设备地址,与这一地址匹配的slave将继续这一传输过程,而其它slave将会忽略接下来的传输并等待下一次传输的开始。主设备寻址到从设备后,发送它所要读取或写入的从设备的内部寄存器地址; 之后,发送数据。数据发送完毕后,发送停止位:
写入过程如下:
发送起始位
       * 发送从设备的地址和读/写选择位;释放总线,等到eeprom拉低总线进行应答;如果eeprom接收成功,则进行应答;若没有握手成功或者发送的数据错误时eeprom不产生应答,此时要求重发或者终止。
       * 发送想要写入的内部寄存器地址;eeprom对其发出应答;        
       * 发送数据
       * 发送停止位.
       * eeprom收到停止信号后,进入到一个内部的写入周期,大概需要10ms,此间任何操作都不会被eeprom响应;(因此以这种方式的两次写入之间要插入一个延时,否则会导致失败)
详细:
需要说明的是:①主控器通过发送地址码与对应的被控器建立了通信关系,而挂接在总线上的其它被控器虽然同时也收到了地址码,但因为与其自身的地址不相符合,因此提前退出与主控器的通信;
2.主控器读取数据的过程:
       读的过程比较复杂,在从slave读出数据前,你必须先要告诉它哪个内部寄存器是你想要读取的,因此必须先对其进行写入(dummy write):
发送起始位;
       * 发送slave地址+write bit set;
       * 发送内部寄存器地址;
       * 重新发送起始位,即restart;
       * 重新发送slave地址+read bit set;
       * 读取数据
       * 主机接收器在接收到最后一个字节后,也不会发出ack信号。于是,从机发送器释放sda线,以允许主机发出p信号结束传输。
       * 发送停止位
详细:
今天就聊到这里,各位,加油。
曝魅族Watch已量产,同时新款无线AN降噪耳机也将登场
戴森V8 Slim或将是最适合女生用的戴森吸尘器
Enea Hypervisor技术培训简化多核开发过程
机器人焊接工装平台夹具的特点、适用范围和应用案例
直升机健康与使用监控系统(HUMS)
简谈 IIC总线
台积电董事谈贸易摩擦:不如金融海啸,持续出货给华为
电感,只看DCR,饱和电流吗?
12代酷睿细节曝光 英特尔用上了10nm
OLED产业投资旺盛,何时成为市场主流?
Linux常用的100+命令大全详解长文(典藏版)
华为nova6 SE正式开售该机搭载麒麟810芯片支持40W超级快充
三星S8语音助手Bixby曝光:支持包括中文等七八种语言
手机信号放大器耗电小,还能帮手机省电?
钢管切割设备 相贯线切割机
温湿度试验箱的操作方法-贝尔试验箱
采用MAX22191的工业数字输入
首发新品Viva机器人洗地机,享受自由生活,拥抱美好未来今日
Diodes推出专为IGBT设计的ZXGD3006E6闸极驱动器
通过秒杀商品来模拟高并发的场景