用于RISC-V SoC的TileLink互连验证IP
什么是risc-v？
精简指令集计算机体系结构（risc）是一种指令集体系结构（isa），它意味着硬件和软件之间的基本桥梁。risc通过定义一组简单的指令来实现汇编语言程序员和处理器之间的通信，这些指令组合在一起以执行各种复杂的指令。
risc和复杂指令集计算机（cisc）方法都试图优化cpu的处理时间。在risc中，每条指令所需的周期减少，而每个程序的指令增加。但在cisc中，每个程序的指令数减少，而每条指令的周期增加。
执行时间 = # 每个程序的指令数 x # 每条指令的周期数
因此，risc更像是基于软件的isa，因为软件必须负责发送必要的简单指令来执行应用程序。而cisc是基于硬件的isa，因为cisc中的指令很复杂，因此需要复杂的指令解码。
risc-v是基于既定risc原则的开放标准指令集架构。与大多数其他isa设计不同，risc-v是在开源许可下提供的，允许在整个行业中广泛使用。
了解tilelink在risc-v架构中的作用
risc-v的开发人员开发了一种名为rocketchip的参数化soc发生器，它使用tilelink规范作为其多处理器，加速器和dma引擎等的互连。
tilelink 是一种开源芯片级互连标准，提供对内存和其他设备的一致内存映射访问。它也是一种快速且可扩展的互连，可提供低延迟和高吞吐量传输。
磁贴链接的主要优点：
tilelink 旨在支持缓存一致性共享内存
在多核（单个芯片上的多个处理器）环境中，缓存一致性是一个问题，其中每个处理器都有一个单独的缓存内存。在这种情况下，可以拥有共享数据的不同副本 - 即主存储器中有一个副本，每个缓存内存中有一个副本 - 并且当其中一个数据副本被更改时，其他副本将留下无效数据而没有更改通知。缓存一致性是用于确保通过系统更新共享数据值更改的概念。tilelink支持mesi等效协议来解决缓存一致性问题。
tilelink 为任何符合标准的 soc 提供无死锁
tilelink 支持可定义为有向无环图 （dag） 的任何拓扑，其中代理是顶点，链路是边，边从驱动程序接口定向到接收器接口。通过支持 dag，tilelink 在其拓扑中没有任何循环或循环。
tilelink 配备了无序完成功能，以提高并发操作的吞吐量。
tilelink 提供无状态总线宽度自适应。
tilelink网络如何工作？
下图显示了基本 tilelink 网络的示例。包含驱动程序接口的代理通过链路连接到包含接收方接口的另一个代理。驱动程序代理向接收代理发送请求，接收代理将响应原始请求者，确认已收到发送的数据或权限。
在每个链路中，tilelink 定义了五个在逻辑上彼此独立的通道，代理可以通过这些通道交换消息。tilelink规范按照“a << b << c << d << e”的顺序定义了通道消息之间的优先级，增加了优先级，必须确保tilelink网络中的消息永远不会进入路由或保持和等待循环，从而避免死锁。
tilelink 中的消息由节拍组成，每个节拍包含以下内容：
不变的邮件头
不变的操作码（消息类型）
不变大小（数据有效负载中字节数的以 2 为底的对数）
可选的多拍数据有效负载
节拍由特定通道的独立“就绪”和“有效”信号调节。发送方和接收方需要分别提供有效和就绪的信号才能实现位传输。一旦请求消息启动，其相应的响应消息可能会在以下任何时间发送：
在预定义的延迟之后
在接受请求的第一个节拍的同一周期内
在接受请求消息的所有节拍之前
tilelink禁止tilelink网络中的超时，保证tilelink网络永远不会死锁。tilelink 协议定义了称为转发处理规则的规则，这些规则控制接收代理可以通过更改就绪信号来拒绝消息节拍的条件。
synopsys vip for tilelink
synopsys® 验证 ip for tilelink 提供了一套全面的协议、方法、验证和生产力功能，使用户能够实现加速验证收敛。
synopsys tilelink vip 的功能包括：
支持 tilelink 1.8.0 和 1.8.1 规范
驱动器、接收器和交叉杆代理
tl-ul、tl-uh 和 tl-c 一致性级别
所有渠道
所有请求和响应消息
全面的同通道和跨通道延迟
数据宽度：32、64、128、256、512、1024 位
所有突发大小高达 4kb
无序响应
用户定义的先进先出模式（按顺序）响应
下图显示了可在多级高速缓存应用程序中使用 synopsys 验证 ip for tilelink 的基本架构示例。通过tilelink驱动程序或接收器接口连接到tilelink互连的每个组件（内核，缓存l1，缓存l2，主存储器）都可以与其相应的驱动程序或接收器验证ip代理集成。
如图所示，当具有独立缓存的多个内核共享主内存或更高级别的缓存时，可以使用 tilelink 交叉条代理来维护它们之间的缓存一致性。
总结
尽管risc-v不是第一次尝试免费和开源处理器ip，但它是第一个大规模地引起业界兴趣的尝试。这为tilelink规范提供了灵活性和开放的方法，产生了巨大的创新和增长潜力。
synopsys vip for tilelink 可以毫不费力地集成、配置和定制。
synopsys vip 与 synopsys verdi protocol analyzer 调试解决方案以及 synopsys verdi®® performance analyzer 原生集成。在 soc 上运行系统级有效负载需要更快的基于硬件的预硅解决方案。基于 synopsys ip 的 synopsys 事务处理器、内存模型、混合和虚拟解决方案可在业界最快的验证硬件 synopsys zebu® 和 synopsys haps® 系统上实现各种验证和确认用例。
抽油机节能电控装置综述（1）
骁龙835满血回归牵手小米6，荣耀V9被打脸
禁运不断加码，ASML***中国销量却在飙升
iphone8什么时候上市？iphone8因技术问题推迟发布,成为iphone8涨价的理由？
中国光伏发电企业排名
用于RISC-V SoC的TileLink互连验证IP
京东方：AMOLED 出货大增，预计 2020 年盈利同比增长 150%-166%
一种LED照明驱动电路应用设计
汽车车灯焊接工艺，塑料激光焊接鳌头独占
FPGA 如何支持智能搜索？ 英特尔FPGA 加速人工智能发展
MAX9065超小尺寸、低功耗窗比较器
恶意软件将面临多国执法机构的打击
联想拯救者全新标压轻薄本将于10月11日正式发布 定位“创意工作本”
大众推出全新敞篷SUV 保持一贯的高颜值
吹胀式蒸发器的技术标准的详细介绍
基于Arduino的3路交通灯控制器
微软将在亚洲总部区域打造数字孪生原型
网络信息安全是人工智能的保镖
使用ZigBee3.0模块建立远程网络控制方法
洲明集团华南运营中心及超高清应用研发基地正式签约落地
精简指令集计算机体系结构（risc）是一种指令集体系结构（isa），它意味着硬件和软件之间的基本桥梁。risc通过定义一组简单的指令来实现汇编语言程序员和处理器之间的通信，这些指令组合在一起以执行各种复杂的指令。
risc和复杂指令集计算机（cisc）方法都试图优化cpu的处理时间。在risc中，每条指令所需的周期减少，而每个程序的指令增加。但在cisc中，每个程序的指令数减少，而每条指令的周期增加。
执行时间 = # 每个程序的指令数 x # 每条指令的周期数
因此，risc更像是基于软件的isa，因为软件必须负责发送必要的简单指令来执行应用程序。而cisc是基于硬件的isa，因为cisc中的指令很复杂，因此需要复杂的指令解码。
risc-v是基于既定risc原则的开放标准指令集架构。与大多数其他isa设计不同，risc-v是在开源许可下提供的，允许在整个行业中广泛使用。
了解tilelink在risc-v架构中的作用
risc-v的开发人员开发了一种名为rocketchip的参数化soc发生器，它使用tilelink规范作为其多处理器，加速器和dma引擎等的互连。
tilelink 是一种开源芯片级互连标准，提供对内存和其他设备的一致内存映射访问。它也是一种快速且可扩展的互连，可提供低延迟和高吞吐量传输。
磁贴链接的主要优点：
tilelink 旨在支持缓存一致性共享内存
在多核（单个芯片上的多个处理器）环境中，缓存一致性是一个问题，其中每个处理器都有一个单独的缓存内存。在这种情况下，可以拥有共享数据的不同副本 - 即主存储器中有一个副本，每个缓存内存中有一个副本 - 并且当其中一个数据副本被更改时，其他副本将留下无效数据而没有更改通知。缓存一致性是用于确保通过系统更新共享数据值更改的概念。tilelink支持mesi等效协议来解决缓存一致性问题。
tilelink 为任何符合标准的 soc 提供无死锁
tilelink 支持可定义为有向无环图 （dag） 的任何拓扑，其中代理是顶点，链路是边，边从驱动程序接口定向到接收器接口。通过支持 dag，tilelink 在其拓扑中没有任何循环或循环。
tilelink 配备了无序完成功能，以提高并发操作的吞吐量。
tilelink 提供无状态总线宽度自适应。
tilelink网络如何工作？
下图显示了基本 tilelink 网络的示例。包含驱动程序接口的代理通过链路连接到包含接收方接口的另一个代理。驱动程序代理向接收代理发送请求，接收代理将响应原始请求者，确认已收到发送的数据或权限。
在每个链路中，tilelink 定义了五个在逻辑上彼此独立的通道，代理可以通过这些通道交换消息。tilelink规范按照“a << b << c << d << e”的顺序定义了通道消息之间的优先级，增加了优先级，必须确保tilelink网络中的消息永远不会进入路由或保持和等待循环，从而避免死锁。
tilelink 中的消息由节拍组成，每个节拍包含以下内容：
不变的邮件头
不变的操作码（消息类型）
不变大小（数据有效负载中字节数的以 2 为底的对数）
可选的多拍数据有效负载
节拍由特定通道的独立“就绪”和“有效”信号调节。发送方和接收方需要分别提供有效和就绪的信号才能实现位传输。一旦请求消息启动，其相应的响应消息可能会在以下任何时间发送：
在预定义的延迟之后
在接受请求的第一个节拍的同一周期内
在接受请求消息的所有节拍之前
tilelink禁止tilelink网络中的超时，保证tilelink网络永远不会死锁。tilelink 协议定义了称为转发处理规则的规则，这些规则控制接收代理可以通过更改就绪信号来拒绝消息节拍的条件。
synopsys vip for tilelink
synopsys® 验证 ip for tilelink 提供了一套全面的协议、方法、验证和生产力功能，使用户能够实现加速验证收敛。
synopsys tilelink vip 的功能包括：
支持 tilelink 1.8.0 和 1.8.1 规范
驱动器、接收器和交叉杆代理
tl-ul、tl-uh 和 tl-c 一致性级别
所有渠道
所有请求和响应消息
全面的同通道和跨通道延迟
数据宽度：32、64、128、256、512、1024 位
所有突发大小高达 4kb
无序响应
用户定义的先进先出模式（按顺序）响应
下图显示了可在多级高速缓存应用程序中使用 synopsys 验证 ip for tilelink 的基本架构示例。通过tilelink驱动程序或接收器接口连接到tilelink互连的每个组件（内核，缓存l1，缓存l2，主存储器）都可以与其相应的驱动程序或接收器验证ip代理集成。
如图所示，当具有独立缓存的多个内核共享主内存或更高级别的缓存时，可以使用 tilelink 交叉条代理来维护它们之间的缓存一致性。
总结
尽管risc-v不是第一次尝试免费和开源处理器ip，但它是第一个大规模地引起业界兴趣的尝试。这为tilelink规范提供了灵活性和开放的方法，产生了巨大的创新和增长潜力。
synopsys vip for tilelink 可以毫不费力地集成、配置和定制。
synopsys vip 与 synopsys verdi protocol analyzer 调试解决方案以及 synopsys verdi®® performance analyzer 原生集成。在 soc 上运行系统级有效负载需要更快的基于硬件的预硅解决方案。基于 synopsys ip 的 synopsys 事务处理器、内存模型、混合和虚拟解决方案可在业界最快的验证硬件 synopsys zebu® 和 synopsys haps® 系统上实现各种验证和确认用例。
抽油机节能电控装置综述（1）
骁龙835满血回归牵手小米6，荣耀V9被打脸
禁运不断加码，ASML***中国销量却在飙升
iphone8什么时候上市？iphone8因技术问题推迟发布,成为iphone8涨价的理由？
中国光伏发电企业排名
用于RISC-V SoC的TileLink互连验证IP
京东方：AMOLED 出货大增，预计 2020 年盈利同比增长 150%-166%
一种LED照明驱动电路应用设计
汽车车灯焊接工艺，塑料激光焊接鳌头独占
FPGA 如何支持智能搜索？ 英特尔FPGA 加速人工智能发展
MAX9065超小尺寸、低功耗窗比较器
恶意软件将面临多国执法机构的打击
联想拯救者全新标压轻薄本将于10月11日正式发布 定位“创意工作本”
大众推出全新敞篷SUV 保持一贯的高颜值
吹胀式蒸发器的技术标准的详细介绍
基于Arduino的3路交通灯控制器
微软将在亚洲总部区域打造数字孪生原型
网络信息安全是人工智能的保镖
使用ZigBee3.0模块建立远程网络控制方法
洲明集团华南运营中心及超高清应用研发基地正式签约落地