基于软件无线电的自适应控制模块的数字接收模块设计与实现
自适应前馈功率放大器的原理如图1所示，信号的数字接收模块需要完成vm, ve1, ve2和ve四路信号的接收;dsp处理模块分别对vm, ve1和ve2, ve进行相关运算，得到结果经过d/a变换后，分别对矢量调制器vm1和vm2进行自适应控制。基于软件无线电的自适应控制模块中多路信号数字接收处理框图如图2所示。
wcdma系统工作频段为2110mhz~2170mhz，单载波的wcdma信号带宽为5mhz，码片速率为3.84mc/s.与本文所讨论内容相关的技术指标为:谐波幅度低于-40dbc;邻信道功率比((acpr)优于-45dbc(第一邻信道)、优于-50dbc(第二邻信道)。要达到上述指标，需要对a/d采样和ddc电路进行优化设计。
1高速a/d采样 1.1采样率fs与位数n的选择 要达到上述的谐波幅度和acpr的指标，a/d采样所带来的噪声功率要低于技术指标。对于一个n位的adc，信噪比snr可近似由公式(1)给出:
snr=6.02n+1.76+101g(fs/2b) (1)
系统处理单载波wcdma信号为5mhz的带宽，可以选择10~14bit,采样率高达80mhz的adc。选择fs= 76.8mhz=3.84mc/sx20，其中，3.84mc/s是3gpp中规定的码片速率。由公式(1)可得，snr为73.82 db~97.90db ,即使考虑实际中温度等影响，也能满足上述指标。
1.2中心频率fe的选择 中频采样由高速adc完成，由于对信号在中频进行数字化，因此选用带通欠采样，用相对较低的采样速率反映信号特性，不仅可以大大降低采样速率，同时还可以完成频谱下搬移的过程。
带通采样中心频率fe的选择必须满足:
fe?=fs(2n+1)/4 (2)
其中，n取满足fs≥2b(b为频带带宽)的正偶数(若n为奇数，会出现频谱反褶)。
因为选用fs=76.8mhz，所以由公式(2)可得，取n=2时，中心频率f0为96mhz。根据带通采样原理分析可得，对中心频率f0为96mhz，带宽b为5mhz的单载波wcdma信号进行fs为76.8mhz的采样，频谱分布如图3所示。
由图3可知，带通采样后，中心频率为19.2mhz的信号与中心频率为96mhz的信号是等效的，因此，后续的ddc电路只需对中心频率为19.2mhz的带通信号进行处理即可。
值得注意的是，将信号带宽为5mhz的射频信号模拟下变频至中心频率96mhz，需经过抗混叠滤波器，滤除干扰后，再进行高速a/d采样，以防止带通采样带来的频谱混叠。
2.数字下变频(ddc) 经高速adc采样后的信号，以现有的芯片工艺水平，还无法及时进行运算处理，所以需要经过数字下变频(ddc)进行降速处理。
数字下变频由数字混频器、数字控制振荡器(nco)和抽取滤波部分组成。nco产生的正交本振信号输入到数字混频器，与输入信号进行混频，经混频后的信号输出到抽取滤波器以滤除倍频分量和带外信号，并进行抽取处理。
2.1数字控制振荡器(nco) 数字控制振荡器在ddc中相对比较复杂，也是决定其性能的主要因素之一。nco的目标是产生一个理想的正弦波或余弦波，也就是产生一个频率可变的正弦波样本:
s(n)=cos[2n∏(flo/fs)] (n=0,1,2……)(3)
其中，flo为本振频率，fs为ddc输入信号的采样率。
如图4所示,nco产生的正弦波样本与信号样本相乘，即可实现数字下变频功能，将数字中频信号下变频到零中频。
ad6634的nco结构中的频率变换部分包含两个乘法器和一个32 bit复数数字控制振荡器(nco)。nco作为正交本振，可产生fs/2至fs/232的振荡信号，分辨率达fs/232。
控制字nco_ freq是一个32 bit无符号整数，为了将中心频率为f0的信号数字下变频到dc，该控制字nco_rfeq=232*mod(f0/fs)，在本系统设计中，由带通采样的结论可知，选择f0=19.2mhz，fs=76.8mhz，所以得出nco_freq=ox40000000。
2.2积分梳状滤波器(cic)及系数可编程滤波器(rcf)的设置 数字混频后的信号具有较高的数据速率，需要进行降速抽取处理，若要实现无失真的抽取，必须设计高效的抽取滤波器以防止频率混叠。由各滤波器特性及本系统设计所需的抽取率d=76.8ms/s/7.68ms/s=10,采用rcic2,cic5和rcf三级级联抽取，实现总抽取因子d=10的降速处理。
第一级rcic2是一个二阶cic抽取滤波器，作为重采样滤波器，rcic2允许主时钟和输出速率有非整数倍关系。速率变化为分数形式:rrcic2=l/m,对:rcic2,l/m应小于或等于1,即rrcic2≤1。可选取抽取因子m=5，插人因子l=2，因此，第一级总的抽取因子d1=5/2。
第二级cic5是一个比rcic2滤波特性更为陡峭的抽取滤波器，选取抽取因子d2=2。
rcf滤波器是乘积求和可编程系数抽取滤波器，数据存储器i-ram、q-ram存储256个最新的分辨率为20bit的复采样值。系数存储器c-ram最多可以存储256个分辨率为20bit的系数。每一个时钟用同样的系数分别对i和q的一个抽头进行计算。最大的抽头数ntaps可按下式计算:
ntaps≤min[(fclkxd3/fsamp5),160] (4)
式中，fsamp5为输入rcf的数据速率，抽取因子d3为8bit，可选1~256之问的任意整数，本系统设计选择d3=2。
上述级联滤波器的幅度响应如图5所示，总的阻带衰减为60db左右，能够满足系统要求。
小鸟科技借助Xilinx Kintex® FPGA打造高性价比4K60无损分布式解决方案
贸易战冲击全球机器人市场 工业机器人厂商利润下降
On Semi公司推出了LED驱动器评估板NCL30051电路解决方案
高校实验室如何选择合适的示波器
业界最小的反射型3色发光贴片LED
基于软件无线电的自适应控制模块的数字接收模块设计与实现
WiFi7来了，WiFi6会下岗吗？
浅述接触器与高压真空断路器的区别
采用11898.2V电源实现符合ISO 5-3标准的3V HS-CAN通信
华为今年3月份将推出的新机P30 Pro系列信息曝光
华为王军进一步阐述软件定义汽车概念
2020工业互联网平台排名之工信部公示15个2020年工业互联网双跨平台
市面上哪种无线充电宝好？2021性价比高的无线充电宝推荐
移远通信排查产品军民两用情况，强调严格安全监管与数据保密性
索尼新款A8H 4K OLED智能电视，黑科技让人惊艳
工信部开罚单只是治标 新能源车技术提升才是治本
从FPGA芯片商京微雅格重组看国家经费的走向
Firefly关于RK3399烧写工具的教程
天津联通全面推进极简网络战略，部署全频段5G A+P一体化站点
S32K3的周期性中断定时器介绍
wcdma系统工作频段为2110mhz~2170mhz，单载波的wcdma信号带宽为5mhz，码片速率为3.84mc/s.与本文所讨论内容相关的技术指标为:谐波幅度低于-40dbc;邻信道功率比((acpr)优于-45dbc(第一邻信道)、优于-50dbc(第二邻信道)。要达到上述指标，需要对a/d采样和ddc电路进行优化设计。
1高速a/d采样 1.1采样率fs与位数n的选择 要达到上述的谐波幅度和acpr的指标，a/d采样所带来的噪声功率要低于技术指标。对于一个n位的adc，信噪比snr可近似由公式(1)给出:
snr=6.02n+1.76+101g(fs/2b) (1)
系统处理单载波wcdma信号为5mhz的带宽，可以选择10~14bit,采样率高达80mhz的adc。选择fs= 76.8mhz=3.84mc/sx20，其中，3.84mc/s是3gpp中规定的码片速率。由公式(1)可得，snr为73.82 db~97.90db ,即使考虑实际中温度等影响，也能满足上述指标。
1.2中心频率fe的选择 中频采样由高速adc完成，由于对信号在中频进行数字化，因此选用带通欠采样，用相对较低的采样速率反映信号特性，不仅可以大大降低采样速率，同时还可以完成频谱下搬移的过程。
带通采样中心频率fe的选择必须满足:
fe?=fs(2n+1)/4 (2)
其中，n取满足fs≥2b(b为频带带宽)的正偶数(若n为奇数，会出现频谱反褶)。
因为选用fs=76.8mhz，所以由公式(2)可得，取n=2时，中心频率f0为96mhz。根据带通采样原理分析可得，对中心频率f0为96mhz，带宽b为5mhz的单载波wcdma信号进行fs为76.8mhz的采样，频谱分布如图3所示。
由图3可知，带通采样后，中心频率为19.2mhz的信号与中心频率为96mhz的信号是等效的，因此，后续的ddc电路只需对中心频率为19.2mhz的带通信号进行处理即可。
值得注意的是，将信号带宽为5mhz的射频信号模拟下变频至中心频率96mhz，需经过抗混叠滤波器，滤除干扰后，再进行高速a/d采样，以防止带通采样带来的频谱混叠。
2.数字下变频(ddc) 经高速adc采样后的信号，以现有的芯片工艺水平，还无法及时进行运算处理，所以需要经过数字下变频(ddc)进行降速处理。
数字下变频由数字混频器、数字控制振荡器(nco)和抽取滤波部分组成。nco产生的正交本振信号输入到数字混频器，与输入信号进行混频，经混频后的信号输出到抽取滤波器以滤除倍频分量和带外信号，并进行抽取处理。
2.1数字控制振荡器(nco) 数字控制振荡器在ddc中相对比较复杂，也是决定其性能的主要因素之一。nco的目标是产生一个理想的正弦波或余弦波，也就是产生一个频率可变的正弦波样本:
s(n)=cos[2n∏(flo/fs)] (n=0,1,2……)(3)
其中，flo为本振频率，fs为ddc输入信号的采样率。
如图4所示,nco产生的正弦波样本与信号样本相乘，即可实现数字下变频功能，将数字中频信号下变频到零中频。
ad6634的nco结构中的频率变换部分包含两个乘法器和一个32 bit复数数字控制振荡器(nco)。nco作为正交本振，可产生fs/2至fs/232的振荡信号，分辨率达fs/232。
控制字nco_ freq是一个32 bit无符号整数，为了将中心频率为f0的信号数字下变频到dc，该控制字nco_rfeq=232*mod(f0/fs)，在本系统设计中，由带通采样的结论可知，选择f0=19.2mhz，fs=76.8mhz，所以得出nco_freq=ox40000000。
2.2积分梳状滤波器(cic)及系数可编程滤波器(rcf)的设置 数字混频后的信号具有较高的数据速率，需要进行降速抽取处理，若要实现无失真的抽取，必须设计高效的抽取滤波器以防止频率混叠。由各滤波器特性及本系统设计所需的抽取率d=76.8ms/s/7.68ms/s=10,采用rcic2,cic5和rcf三级级联抽取，实现总抽取因子d=10的降速处理。
第一级rcic2是一个二阶cic抽取滤波器，作为重采样滤波器，rcic2允许主时钟和输出速率有非整数倍关系。速率变化为分数形式:rrcic2=l/m,对:rcic2,l/m应小于或等于1,即rrcic2≤1。可选取抽取因子m=5，插人因子l=2，因此，第一级总的抽取因子d1=5/2。
第二级cic5是一个比rcic2滤波特性更为陡峭的抽取滤波器，选取抽取因子d2=2。
rcf滤波器是乘积求和可编程系数抽取滤波器，数据存储器i-ram、q-ram存储256个最新的分辨率为20bit的复采样值。系数存储器c-ram最多可以存储256个分辨率为20bit的系数。每一个时钟用同样的系数分别对i和q的一个抽头进行计算。最大的抽头数ntaps可按下式计算:
ntaps≤min[(fclkxd3/fsamp5),160] (4)
式中，fsamp5为输入rcf的数据速率，抽取因子d3为8bit，可选1~256之问的任意整数，本系统设计选择d3=2。
上述级联滤波器的幅度响应如图5所示，总的阻带衰减为60db左右，能够满足系统要求。
小鸟科技借助Xilinx Kintex® FPGA打造高性价比4K60无损分布式解决方案
贸易战冲击全球机器人市场 工业机器人厂商利润下降
On Semi公司推出了LED驱动器评估板NCL30051电路解决方案
高校实验室如何选择合适的示波器
业界最小的反射型3色发光贴片LED
基于软件无线电的自适应控制模块的数字接收模块设计与实现
WiFi7来了，WiFi6会下岗吗？
浅述接触器与高压真空断路器的区别
采用11898.2V电源实现符合ISO 5-3标准的3V HS-CAN通信
华为今年3月份将推出的新机P30 Pro系列信息曝光
华为王军进一步阐述软件定义汽车概念
2020工业互联网平台排名之工信部公示15个2020年工业互联网双跨平台
市面上哪种无线充电宝好？2021性价比高的无线充电宝推荐
移远通信排查产品军民两用情况，强调严格安全监管与数据保密性
索尼新款A8H 4K OLED智能电视，黑科技让人惊艳
工信部开罚单只是治标 新能源车技术提升才是治本
从FPGA芯片商京微雅格重组看国家经费的走向
Firefly关于RK3399烧写工具的教程
天津联通全面推进极简网络战略，部署全频段5G A+P一体化站点
S32K3的周期性中断定时器介绍