采用VHDL语言实现SDRAM与双口RAM的数据传输系统设计
ram（随机存取存储器 是一种在电子系统中应用广泛的器件，通常用于数据和程序的缓存。随着半导体工业的发展，ram获得了飞速的发展，从ram、dram（dynamic ram，即动态ram）发展到sdram（synchronous dynamic ram，即同步动态ram），ram的容量越来越大、速度越来越高，可以说存储器的容量和速度已经成为半导体工业水平的标志。
１、任务背景
sdram具有大容量和高速的优点，目前其存取速度可以达到100～133mhz，单片容量可以达到64mbit或更高，因此在需要高速、大容量存储器的系统中得到广泛应用，如应用在目前的计算机内存中。但是sdram的控制比较复杂，其接口不能直接与目前广泛应用的普通微处理器例如mcs-51系列、motorola 68000系列 连接，这样就限制了sdram在微处理器系统中的应用。
我们的任务是设计一个通用微处理器，它要具有语音、数据、图像等多种处理功能，并具有rs232、usb等多种接口，另外由于多个通道的数据都需要进行缓存和处理，因此高速大容量的缓存是此系统必须的，所以选用了sdram作为缓存器件。来自多个输入通道的数据在采集后需要暂时存储在sdram中，处理后的数据也需要存储在sdram中，再输出到输出通道中。在sdram与多个输入输出通道之间，采用多个双口ram作为接口器件。输入通道采集的数据首先存储在双口ram中，采集满后，通过若干条指令将ram中的数据转移到sdram中的一定位置中，将sdram中的数据转移到ram中也只需要若干条指令来完成。这样通过几条指令来设置ram起始地址、sdram起始地址、传送数据长度、传送数据方向之后，sdram与ram之间数据传送就完全可以通过硬件实现，不必占用微处理器的指令时间。
２、sdram简介
sdram具有多种工作模式，内部操作是一个非常复杂的状态机。sdram的管脚分为以下几类：
（1） 控制信号：包括片选、时钟、时钟有效、行／列地址选择、读写选择、数据有效；
（2） 地址：时分复用管脚，根据行／列地址选择管脚控制输入地址为行地址或列地址；
（3） 数据：双向管脚，受数据有效控制；
根据控制信号和地址输入，sdram包括多种输入命令：① 模式寄存器设置命令；② 激活命令；③ 预充命令；④写命令；⑤ 读命令；⑥自动刷新命令；⑦ 自我刷新命令；⑧突发停止命令；⑨ 空操作命令。
根据输入命令，sdram状态在内部状态间转移。内部状态包括：①模式寄存器设置状态；②激活状态；③预充状态；④写状态；⑤读状态；⑥自动刷新状态；⑦自我刷新状态；⑧节电状态。
３、sdram接口状态机设计
根据系统的要求，采用固定型号sdram，我们对sdram的操作进行了以下简化：
（1） 不考虑随机存取模式，只采用突发读写数据模式，固定突发数据长度为2；
（2） 固定sdram读命令输入到数据输出延时时钟周期为２；
（3） 刷新模式仅采用自我刷新模式，不采用自动刷新模式；
（4） sdram的初始化、节电模式由微处理器控制；
（5） sdram为16位数据总线，ram为32位数据总线，sdram进行一次突发操作，ram进行一次读写操作，以实现速度匹配；
（6） sdram和ram读写地址采用递增模式，连续变化。
其中，初始化、自我刷新、电源关断、读操作、写操作、预充等状态又分别各由一组子状态组成。
为充分利用sdram的高速存取特性，读、写时序必须仔细设计，应基本可以实现每个时钟周期进行一次数据存取。如下图所示。
3.1 sdram读操作时序设计
当数据转移方向为从sdram到双口ram时，如果sdram读操作行地址未发生变化，可以满足每时钟周期输出一次数据的高速操作。但是当sdram行地址发生变化时，必须返回预充状态，由于从sdram的读命令输入到sdram数据输出之间有2个时钟周期的延时，所以判断下一读操作的行地址是否发生变化必须提前两个周期判断。如下图所示。
3.2 sdram写操作时序设计
当数据转移方向为从双口ram到sdram时，如果sdram写操作行地址未发生变化，可以满足每时钟周期写入一次数据的高速操作。但是当sdram行地址发生变化时，必须返回预充状态，由于从sdram的写命令输入到sdram数据输入之间没有延时，所以判断下一写操作的行 地址是否发生变化无需提前判断，因此写操作状态转移图比读操作部分简单。
在所设计的读、写操作时序中，sdram地址、数据、控制信号和ram部分的地址、数据、读写控制信号均由有限状态机产生，因此在状态转移过程中还必须仔细考虑ram部分输出控制信号的时序关系。
４、vhdl实现
硬件描述语言vhdl（very=high speed ic hardware description language）是一种应用于电路设计的高层次描述语言，具有行为级、寄存器传输级和门级等多层次描述，并且具有简单、易读、易修改和与工艺无关等优点。目前vhdl语言已经得到多种eda工具的支持，综合工具得到迅速发展，vhdl语言的行为级综合也已经得到支持和实现，因此利用vhdl语言进行电路设计可以节约开发成本，缩短周期。在vhdl语言输入中也有多种形式，例如可以支持直接由状态转移图生成vhdl语言。因此在设计sdram状态转移图后，可以直接产生vhdl程序，在功能仿真正确后，可以进行综合、fpga布局布线和后仿真。
以上介绍了一种应用于通用微处理器系统中的sdram与双口ram之间的数据转移接口控制电路，由vhdl语言设计，用xilinx公司4000系列fpga实现，目前该电路硬件实现和微处理器系统已经通过验证，证明可将sdram作为高速、大容量存储器应用在简单电子系统中。
裁员风波后,富士康又大量招工因为获得华为订单?
基于MSP430F149和nRF905的无线血氧指夹的设计
华为P40/Pro将采用石墨烯电池，大大提高续航能力和充电速度
植物冠层分析仪的作用及功能特点的介绍
浮子流量计怎样分类
采用VHDL语言实现SDRAM与双口RAM的数据传输系统设计
骁龙888对比骁龙865具体有哪些升级?
温差发电原理
2020年运营商NFV/SDN年投资将达220亿美元
齐聚科技旗下齐齐直播、呱呱财经双双斩获TopDigital创新专项奖
新型人工智能工具研发成功，仅需二十分钟就能制定癌症放疗计划
5月国内5G手机出货量占同期出货量的46.3%，累计出货量4608.4万部
共射一共基组合宽频带视频放大器
电站风机振动监测与故障诊断技术
在挑选风阀驱动器时，我们需要注意哪些方面
病害肉速测仪的功能介绍
专业节能 新贵小夜莺150拆解功耗评测
基于FPGA的智能卡验证平台设计
TiHive融资1000万美元用于太赫兹成像芯片及系统的研发
STM32软件运行过程，如何查看全局变量的实时数据?
１、任务背景
sdram具有大容量和高速的优点，目前其存取速度可以达到100～133mhz，单片容量可以达到64mbit或更高，因此在需要高速、大容量存储器的系统中得到广泛应用，如应用在目前的计算机内存中。但是sdram的控制比较复杂，其接口不能直接与目前广泛应用的普通微处理器例如mcs-51系列、motorola 68000系列 连接，这样就限制了sdram在微处理器系统中的应用。
我们的任务是设计一个通用微处理器，它要具有语音、数据、图像等多种处理功能，并具有rs232、usb等多种接口，另外由于多个通道的数据都需要进行缓存和处理，因此高速大容量的缓存是此系统必须的，所以选用了sdram作为缓存器件。来自多个输入通道的数据在采集后需要暂时存储在sdram中，处理后的数据也需要存储在sdram中，再输出到输出通道中。在sdram与多个输入输出通道之间，采用多个双口ram作为接口器件。输入通道采集的数据首先存储在双口ram中，采集满后，通过若干条指令将ram中的数据转移到sdram中的一定位置中，将sdram中的数据转移到ram中也只需要若干条指令来完成。这样通过几条指令来设置ram起始地址、sdram起始地址、传送数据长度、传送数据方向之后，sdram与ram之间数据传送就完全可以通过硬件实现，不必占用微处理器的指令时间。
２、sdram简介
sdram具有多种工作模式，内部操作是一个非常复杂的状态机。sdram的管脚分为以下几类：
（1） 控制信号：包括片选、时钟、时钟有效、行／列地址选择、读写选择、数据有效；
（2） 地址：时分复用管脚，根据行／列地址选择管脚控制输入地址为行地址或列地址；
（3） 数据：双向管脚，受数据有效控制；
根据控制信号和地址输入，sdram包括多种输入命令：① 模式寄存器设置命令；② 激活命令；③ 预充命令；④写命令；⑤ 读命令；⑥自动刷新命令；⑦ 自我刷新命令；⑧突发停止命令；⑨ 空操作命令。
根据输入命令，sdram状态在内部状态间转移。内部状态包括：①模式寄存器设置状态；②激活状态；③预充状态；④写状态；⑤读状态；⑥自动刷新状态；⑦自我刷新状态；⑧节电状态。
３、sdram接口状态机设计
根据系统的要求，采用固定型号sdram，我们对sdram的操作进行了以下简化：
（1） 不考虑随机存取模式，只采用突发读写数据模式，固定突发数据长度为2；
（2） 固定sdram读命令输入到数据输出延时时钟周期为２；
（3） 刷新模式仅采用自我刷新模式，不采用自动刷新模式；
（4） sdram的初始化、节电模式由微处理器控制；
（5） sdram为16位数据总线，ram为32位数据总线，sdram进行一次突发操作，ram进行一次读写操作，以实现速度匹配；
（6） sdram和ram读写地址采用递增模式，连续变化。
其中，初始化、自我刷新、电源关断、读操作、写操作、预充等状态又分别各由一组子状态组成。
为充分利用sdram的高速存取特性，读、写时序必须仔细设计，应基本可以实现每个时钟周期进行一次数据存取。如下图所示。
3.1 sdram读操作时序设计
当数据转移方向为从sdram到双口ram时，如果sdram读操作行地址未发生变化，可以满足每时钟周期输出一次数据的高速操作。但是当sdram行地址发生变化时，必须返回预充状态，由于从sdram的读命令输入到sdram数据输出之间有2个时钟周期的延时，所以判断下一读操作的行地址是否发生变化必须提前两个周期判断。如下图所示。
3.2 sdram写操作时序设计
当数据转移方向为从双口ram到sdram时，如果sdram写操作行地址未发生变化，可以满足每时钟周期写入一次数据的高速操作。但是当sdram行地址发生变化时，必须返回预充状态，由于从sdram的写命令输入到sdram数据输入之间没有延时，所以判断下一写操作的行 地址是否发生变化无需提前判断，因此写操作状态转移图比读操作部分简单。
在所设计的读、写操作时序中，sdram地址、数据、控制信号和ram部分的地址、数据、读写控制信号均由有限状态机产生，因此在状态转移过程中还必须仔细考虑ram部分输出控制信号的时序关系。
４、vhdl实现
硬件描述语言vhdl（very=high speed ic hardware description language）是一种应用于电路设计的高层次描述语言，具有行为级、寄存器传输级和门级等多层次描述，并且具有简单、易读、易修改和与工艺无关等优点。目前vhdl语言已经得到多种eda工具的支持，综合工具得到迅速发展，vhdl语言的行为级综合也已经得到支持和实现，因此利用vhdl语言进行电路设计可以节约开发成本，缩短周期。在vhdl语言输入中也有多种形式，例如可以支持直接由状态转移图生成vhdl语言。因此在设计sdram状态转移图后，可以直接产生vhdl程序，在功能仿真正确后，可以进行综合、fpga布局布线和后仿真。
以上介绍了一种应用于通用微处理器系统中的sdram与双口ram之间的数据转移接口控制电路，由vhdl语言设计，用xilinx公司4000系列fpga实现，目前该电路硬件实现和微处理器系统已经通过验证，证明可将sdram作为高速、大容量存储器应用在简单电子系统中。
裁员风波后,富士康又大量招工因为获得华为订单?
基于MSP430F149和nRF905的无线血氧指夹的设计
华为P40/Pro将采用石墨烯电池，大大提高续航能力和充电速度
植物冠层分析仪的作用及功能特点的介绍
浮子流量计怎样分类
采用VHDL语言实现SDRAM与双口RAM的数据传输系统设计
骁龙888对比骁龙865具体有哪些升级?
温差发电原理
2020年运营商NFV/SDN年投资将达220亿美元
齐聚科技旗下齐齐直播、呱呱财经双双斩获TopDigital创新专项奖
新型人工智能工具研发成功，仅需二十分钟就能制定癌症放疗计划
5月国内5G手机出货量占同期出货量的46.3%，累计出货量4608.4万部
共射一共基组合宽频带视频放大器
电站风机振动监测与故障诊断技术
在挑选风阀驱动器时，我们需要注意哪些方面
病害肉速测仪的功能介绍
专业节能 新贵小夜莺150拆解功耗评测
基于FPGA的智能卡验证平台设计
TiHive融资1000万美元用于太赫兹成像芯片及系统的研发
STM32软件运行过程，如何查看全局变量的实时数据?