全加器
全加器是一个能够完成一位(二进制)数相加的部件。我们先来看一下两个二进制数的加法运算是怎样进行的。两数相加,先从低开始,把对应位上的数相加,还可能有由较低位来的进位数。因此,除第一位外,每一位上参加运算的是三个数。所以,全加器应有三个输入端,分别对应着被加数、加数和较低位来的进位数。相加的结果,得到本位的和数以及向较高位的进位数,因此,全加器有两个输出端,一个对应着本位和数,另一个对应着向较高位的进位数。于是,全加器的逻辑框图如图19-18所示。
显然,本位和数h、本位向较高位的进位数j2,都是被加数a、加数b和由较低位来的进位数j1的函数,列表如表19-10所示。由此可得h和j2的逻辑表达式的析取范式为:
h= (a'∧b'∧j1)∨(a'∧b∧j'1)∨(a∧b'∧j'1)∨(a∧b∧j1)
j2= (a'∧b∧j1)∨(a∧b'∧j1)∨(a∧b∧j'1)∨(a∧b∧j1)
化简后得
h= (((a'∧b)∨(a∧b'))∧j'1)∨(((a'∨b)∧(a∨b')))∧j1)
= (h1∧j'1)∨(h'1∧j1)
其中
h1= (a'∧b)∨(a∧b')
而
j2= (a∧b)∨(h1∧j1)
为了用与门和非门电路构成全加器,将上式改写为
h1= ((a'∧b)'∧(a∧b')')'
h= ((h1∧j'1)'∧(h'1∧j1)')'
j2= ((a∧b)'∧(h1∧j1)')'
实现h1的开关电路如图19-19a所示;实现h的开关电路如图19-19b所示,它和图19-19a具有相同的结构,只是输入的变量不同;实现j2的开关电路如图19-19c所示。
图 19-19
把图19-19a、b、c所示的电路连接在一起,就构成一个完整的一位全加器电路,如图19-20所示。
如果是两个多位数相加,就要把多个全加器连接起来,构成加法器,图19-21是五位加法器的框图。
FPGA图像处理—ISP算法BLC知识详解
Tesla Model 3“它是世界上最好的车”
AI与动态传感器开拓新领域 走入牧场监控牛只
基于智能优化控制的磨矿过程综合自动化系统
一文了解通配符SSL证书和多层子域
全加器逻辑电路图分析
MOSFET器件用于相移ZVS转换器中可能存在的隐患分析
labview和matlab区别
联想发布入门级工作站系列新品ThinkStation E20
关于判断电线电缆质量好坏的检查方法的介绍
工业4.0,数字化技术给采矿业带来了怎样的变革
5G会给游戏行业带来一场变革吗
即将亮相!realme新机型RMX3122通过工信部认证
荣耀Play5活力版曝卖点屏占比高达94.4%支持66W快充
LG G Pad 5上架售卖,搭载高通骁龙821处理器
双十二即将来临,苏宁支付重磅推出邀请好友双重好礼
光电器件的检测,光耦的检测判断,光电二极管、光电三极管与光耦的检测区分
2024年全球汽车软件开发状况调查-首次中国汽车软件开发专业人士问卷征集
前Apple员工将负责为托管创业公司的体验创造“未来”
新能源汽车业蛋糕被瓜分,锂电池被推向了制高点