第二十五讲 同步计数器
第二十五讲 同步计数器
7.3.2 同步计数器
一、同步二进制计数器
1．同步二进制加法计数器
jk触发器组成的4位同步二进制加法计数器
工作原理简介。
2．同步二进制减法计数器
设计思想：
3．集成同步二进制计数器ct74ls161
逻辑功能示意图。
功能表。
4．利用反馈置数法获得n进制计数器
⑴ 计数器的置数功能
⑵ 利用反馈置数法获得n进制计数器
步骤：
① 写出计数器状态的二进制代码。
② 写出反馈归零函数。
③ 画连线图。
［例7.3.2］ 试用 ct74ls161构成十进制计数器
［例7.3.3］试用ct74ls161构成十二进制计数器。
5．同步二进制加／减计数器
二、同步十进制加法计数器
三、集成同步计数器
1．集成十进制同步加法计数器ct74ls160
2．集成十进制同步加／减计数器ct74ls190
7.3.3b 利用计数器的级联获得大容量同步n进制计数器
一、级联法
同步计数器实现的方法：
两片ct74ls160级联成100进制同步加法计数器。
二、反馈归零法
两片4位二进制数加法计数器ct74ls161级联成五十进制计数器。
现代教学方法与手段：
用dlccai或ewb演示74ls161、74ls160、74ls190的逻辑功能
7.3.2 同步计数器
一、同步二进制计数器
1．同步二进制加法计数器
根据学生的程度，有时也可以从设计的角度，讨论同步二进制计数器的设计思想。
[同步计数器中，所有触发器的cp端是相连的，cp的每一个触发沿都会使所有的触发器状态更新。因此不能使用t′触发器。
应控制触发器的输入端，即将触发器接成t触发器。
只有当低位向高位进位时（即低位全1时再加1），令高位触发器的t=1，触发器翻转，计数加1。]
由jk触发器组成的4位同步二进制加法计数器（参见教材中图7.3.7）
用下降沿触发。下面分析它的工作原理。（巩固同步计数器的分析方法，简单介绍思路，可由学生自学详细的内容。可不写板书）
（2）列状态转换真值表。
与或式（状态方程）→真值表（状态转换真值表）。
将现态看成是输入变量，次态看成是输出函数。
（3）逻辑功能。十六进制计数器。
2．同步二进制减法计数器
设计思想：
[同步计数器中，所有触发器的cp端是相连的，cp的每一个触发沿都会使所有的触发器状态更新。因此不能使用t′触发器。
应控制触发器的输入端，即将触发器接成t触发器。
只有当低位向高位借位时（即低位全0时再减1），令高位触发器的t=1，触发器翻转，计数减1。]
为此，只要将二进制加法计数器的输出由q端改为 端，便成为同步二进制减法计数器了。
3．集成同步二进制计数器ct74ls161
主要功能分析：（看功能表分析，不必写板书。）
4．利用反馈置数法获得n进制计数器
⑴ 计数器的置数功能
应先将计数起始数据预先置入计数器。
集成计数器的置数方式也有异步和同步两种。
①异步置数：与时钟脉冲cp没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。
② 同步置数：输入端获得置数信号后，只是为置数创造了条件，还需要再输入一个计数脉冲cp，计数器才能将预置数置入。
⑵ 利用反馈置数法获得n进制计数器
用 s0，s1，s2…，sn 表示输入0，1，2，…，n个计数脉冲cp时计数器的状态。
n进制计数器的计数工作状态应为n个：s0，s1，s2…，sn-1
对于异步置数：在输入第n个计数脉冲cp后，通过控制电路，利用状态 产生一个有效置数信号，送给异步置数端，使计数器返回到初始的预置数状态，即实现了n进制计数。
对于同步置数：在输入第n－1个计数脉冲cp时，利用状态 产生一个有效置数信号，送给同步置数控制端，等到输入第n个计数脉冲cp时，计数器返回到初始的预置数状态，从而实现n进制计数。
课堂讨论：实现n进计数，异步置数时状态 出现吗？
步骤：
① 写出计数器状态的二进制代码。
利用异步置数输入端获得n进制计数器时，写出 对应的二进制代码；
利用同步置数端获得 n进制计数器时，写出 对应的二进制代码。
② 写出反馈归零函数。
根据sn或sn-1写出置数端的逻辑表达式。
③ 画连线图。主要根据反馈置数函数画连线图。
［例7.3.2］ 试用 ct74ls161构成十进制计数器
解：ct74ls161实现16进制，可利用其同步置数控制端来实现十进制计数。
第一种方案：设从q3q2q1q0＝0000状态开始计数，取d3d2d1d0=0000。
采用置数控制端获得n进制计数器一般都从0开始计数。
（1）写出sn-1的二进制代码为
sn-1＝s10-1＝s9＝1001
（2）写出反馈归零（置数）函数。由于计数器从0开始计数，因此，应写反馈归零函数
(7.3.4)
（3）画连线图。根据上式和置数的要求画十进制计数器的连线图，如图7.3.9（a）所示。
第二种方案：利用后10个状态0110～1111，取d3d2d1d0＝0110，
反馈置数信号从进位输出端co取得。
讨论：为什么？
取状态s15=1111，此时正好co=1，经非门，可取代与非门。
电路如图7.3.9（b）所示。
［例7.3.3］试用ct74ls161构成十二进制计数器。
解：设从q3q2q1q0＝0000状态开始计数。
（1）利用异步置0控制端 实现
① 写出s12的二进制代码s12＝1100
② 写出反馈归零函数
（7.3.5）
③ 画连线图。如图7.3.10(a)所示
（2）利用同步置数控制端 实现
取d3d2d1d0＝0000。
① 写出sn-1的二进制代码
s12-1＝s11＝1011
② 写出反馈归零置数函数
（7.3.6）
③ 画连线图。根据 的表达式画连线图，如图7.3.10(b)所示。
5．同步二进制加／减计数器
复习：jk触发器组成的二进制计数器：
如从q端输出信号时，为加法计数器；
如从端输出信号时，则为减法计数器。
设计思想：关键是用加／减控制信号将q端或端的输出信号加到相邻高位t触发器的t输入端上。
图7.3.11所示为三位同步二进制加／减计数器的逻辑图。
m为加／减控制信号，其值可为1，也可为0。
由图可得三个t触发器的驱动方程分别为
教材中图7.3.12所示为由jk触发器组成的8421bcd同步十进制加法计数器的逻辑图，用下降沿触发。
分析它的工作原理。（巩固同步时序电路的分析方法，可由学生自学）
逻辑功能：与异步十进制计数器相同。
三、集成同步计数器
1．集成十进制同步加法计数器ct74ls160
逻辑功能示意图。与ct74ls161基本相同，只是型号不一样。
功能表。与ct74ls161完全相同。
主要功能。与ct74ls161基本相同，只是实现十进制计数。
进位输出信号co＝ctt q3q0＝q3q0
［例7.3.4］ 试用ct74ls160构成七进制计数器。
解：利用同步置数控制端归零。
（1）写出sn-1的二进制代码
sn-1＝s7-1＝s6＝0110
（2）写出反馈归零（置数）函数。设计数器从0开始计数，为此，应取d3d2d1d0＝0000，故（7.3.11）
（3）画连线图。根据式（7.3.11）和置数的要求画连线图，如图7.3.14所示。
课后思考题：利用ct74ls160的异步置0控制端 构成七进制计数器。
2．集成十进制同步加／减计数器ct74ls190
⑶ 主要逻辑功能。（根据功能表分析，不用写板书）
7.3.3b 利用计数器的级联获得大容量同步n进制计数器
一、级联法
计数器的级联是将多个集成计数器（如m1进制、m2进制）串接起来，以获得计数容量更大的n（=m1×m2）进制计数器。
一般集成计数器都设有级联用的输入端和输出端。
同步计数器实现的方法：
低位的进位信号→高位的保持功能控制端（相当于触发器的t端）
有进位时，高位计数功能；无进位时，高位保持功能。
两片ct74ls160级联成100进制同步加法计数器。
由图可看出：低位片ct74ls160（1）在计到9以前，其进位输出co＝q3q0＝0，高位片ct74ls160（2）的ctt＝0，保持原状态不变。当低位片计到9时，其输出co＝1，即高位片的ctt＝1，这时，高位片才能接收cp端输入的计数脉冲。所以，输入第10个计数脉冲时，低位片回到0状态，同时使高位片加1。
二、反馈归零法
两片4位二进制数加法计数器ct74ls161级联成五十进制计数器。
现代教学方法与手段：用dlccai或ewb演示74ls161、74ls160、74ls190的逻辑功能
中国平煤神马集团与中兴通讯达成战略合作 聚焦煤炭产业数智化升级
智能家居是怎样成为市场爆点的
亿纬锂能的电池发布会
新型广告传播媒介——液晶广告机
7G/秒！aigo国民好物固态硬盘P7000 高端用户装机首选
第二十五讲 同步计数器
电阻箱的作用和用途 电阻箱和滑动变阻器的区别
台积电高歌猛进超越英特尔成为世界第一，它是如何做到的？
面向规模化量产的智能驾驶系统和软件开发
S7-300 PLC是将时间日期信息如何进行存储的？
使用具有射频锁相环相位同步特性的SDR简化天线校准
RFID印刷被动式电子标签怎样保证良率
2011年美国光伏安装容量大增
探讨5G实现Open RAN架构的优势、原理、结构组件及重要性
中国安防视频监控行业的双创引擎注入了强劲的新动能
乐视超级手机或将搭载联发科处理器
联想宣布新的组织架构调整
弱电设备包括哪些
夏普惊心 鸿海拟介入中小面板
光通信行业产品预计2020年的整体销售将实现适度增长
7.3.2 同步计数器
一、同步二进制计数器
1．同步二进制加法计数器
jk触发器组成的4位同步二进制加法计数器
工作原理简介。
2．同步二进制减法计数器
设计思想：
3．集成同步二进制计数器ct74ls161
逻辑功能示意图。
功能表。
4．利用反馈置数法获得n进制计数器
⑴ 计数器的置数功能
⑵ 利用反馈置数法获得n进制计数器
步骤：
① 写出计数器状态的二进制代码。
② 写出反馈归零函数。
③ 画连线图。
［例7.3.2］ 试用 ct74ls161构成十进制计数器
［例7.3.3］试用ct74ls161构成十二进制计数器。
5．同步二进制加／减计数器
二、同步十进制加法计数器
三、集成同步计数器
1．集成十进制同步加法计数器ct74ls160
2．集成十进制同步加／减计数器ct74ls190
7.3.3b 利用计数器的级联获得大容量同步n进制计数器
一、级联法
同步计数器实现的方法：
两片ct74ls160级联成100进制同步加法计数器。
二、反馈归零法
两片4位二进制数加法计数器ct74ls161级联成五十进制计数器。
现代教学方法与手段：
用dlccai或ewb演示74ls161、74ls160、74ls190的逻辑功能
7.3.2 同步计数器
一、同步二进制计数器
1．同步二进制加法计数器
根据学生的程度，有时也可以从设计的角度，讨论同步二进制计数器的设计思想。
[同步计数器中，所有触发器的cp端是相连的，cp的每一个触发沿都会使所有的触发器状态更新。因此不能使用t′触发器。
应控制触发器的输入端，即将触发器接成t触发器。
只有当低位向高位进位时（即低位全1时再加1），令高位触发器的t=1，触发器翻转，计数加1。]
由jk触发器组成的4位同步二进制加法计数器（参见教材中图7.3.7）
用下降沿触发。下面分析它的工作原理。（巩固同步计数器的分析方法，简单介绍思路，可由学生自学详细的内容。可不写板书）
（2）列状态转换真值表。
与或式（状态方程）→真值表（状态转换真值表）。
将现态看成是输入变量，次态看成是输出函数。
（3）逻辑功能。十六进制计数器。
2．同步二进制减法计数器
设计思想：
[同步计数器中，所有触发器的cp端是相连的，cp的每一个触发沿都会使所有的触发器状态更新。因此不能使用t′触发器。
应控制触发器的输入端，即将触发器接成t触发器。
只有当低位向高位借位时（即低位全0时再减1），令高位触发器的t=1，触发器翻转，计数减1。]
为此，只要将二进制加法计数器的输出由q端改为 端，便成为同步二进制减法计数器了。
3．集成同步二进制计数器ct74ls161
主要功能分析：（看功能表分析，不必写板书。）
4．利用反馈置数法获得n进制计数器
⑴ 计数器的置数功能
应先将计数起始数据预先置入计数器。
集成计数器的置数方式也有异步和同步两种。
①异步置数：与时钟脉冲cp没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。
② 同步置数：输入端获得置数信号后，只是为置数创造了条件，还需要再输入一个计数脉冲cp，计数器才能将预置数置入。
⑵ 利用反馈置数法获得n进制计数器
用 s0，s1，s2…，sn 表示输入0，1，2，…，n个计数脉冲cp时计数器的状态。
n进制计数器的计数工作状态应为n个：s0，s1，s2…，sn-1
对于异步置数：在输入第n个计数脉冲cp后，通过控制电路，利用状态 产生一个有效置数信号，送给异步置数端，使计数器返回到初始的预置数状态，即实现了n进制计数。
对于同步置数：在输入第n－1个计数脉冲cp时，利用状态 产生一个有效置数信号，送给同步置数控制端，等到输入第n个计数脉冲cp时，计数器返回到初始的预置数状态，从而实现n进制计数。
课堂讨论：实现n进计数，异步置数时状态 出现吗？
步骤：
① 写出计数器状态的二进制代码。
利用异步置数输入端获得n进制计数器时，写出 对应的二进制代码；
利用同步置数端获得 n进制计数器时，写出 对应的二进制代码。
② 写出反馈归零函数。
根据sn或sn-1写出置数端的逻辑表达式。
③ 画连线图。主要根据反馈置数函数画连线图。
［例7.3.2］ 试用 ct74ls161构成十进制计数器
解：ct74ls161实现16进制，可利用其同步置数控制端来实现十进制计数。
第一种方案：设从q3q2q1q0＝0000状态开始计数，取d3d2d1d0=0000。
采用置数控制端获得n进制计数器一般都从0开始计数。
（1）写出sn-1的二进制代码为
sn-1＝s10-1＝s9＝1001
（2）写出反馈归零（置数）函数。由于计数器从0开始计数，因此，应写反馈归零函数
(7.3.4)
（3）画连线图。根据上式和置数的要求画十进制计数器的连线图，如图7.3.9（a）所示。
第二种方案：利用后10个状态0110～1111，取d3d2d1d0＝0110，
反馈置数信号从进位输出端co取得。
讨论：为什么？
取状态s15=1111，此时正好co=1，经非门，可取代与非门。
电路如图7.3.9（b）所示。
［例7.3.3］试用ct74ls161构成十二进制计数器。
解：设从q3q2q1q0＝0000状态开始计数。
（1）利用异步置0控制端 实现
① 写出s12的二进制代码s12＝1100
② 写出反馈归零函数
（7.3.5）
③ 画连线图。如图7.3.10(a)所示
（2）利用同步置数控制端 实现
取d3d2d1d0＝0000。
① 写出sn-1的二进制代码
s12-1＝s11＝1011
② 写出反馈归零置数函数
（7.3.6）
③ 画连线图。根据 的表达式画连线图，如图7.3.10(b)所示。
5．同步二进制加／减计数器
复习：jk触发器组成的二进制计数器：
如从q端输出信号时，为加法计数器；
如从端输出信号时，则为减法计数器。
设计思想：关键是用加／减控制信号将q端或端的输出信号加到相邻高位t触发器的t输入端上。
图7.3.11所示为三位同步二进制加／减计数器的逻辑图。
m为加／减控制信号，其值可为1，也可为0。
由图可得三个t触发器的驱动方程分别为
教材中图7.3.12所示为由jk触发器组成的8421bcd同步十进制加法计数器的逻辑图，用下降沿触发。
分析它的工作原理。（巩固同步时序电路的分析方法，可由学生自学）
逻辑功能：与异步十进制计数器相同。
三、集成同步计数器
1．集成十进制同步加法计数器ct74ls160
逻辑功能示意图。与ct74ls161基本相同，只是型号不一样。
功能表。与ct74ls161完全相同。
主要功能。与ct74ls161基本相同，只是实现十进制计数。
进位输出信号co＝ctt q3q0＝q3q0
［例7.3.4］ 试用ct74ls160构成七进制计数器。
解：利用同步置数控制端归零。
（1）写出sn-1的二进制代码
sn-1＝s7-1＝s6＝0110
（2）写出反馈归零（置数）函数。设计数器从0开始计数，为此，应取d3d2d1d0＝0000，故（7.3.11）
（3）画连线图。根据式（7.3.11）和置数的要求画连线图，如图7.3.14所示。
课后思考题：利用ct74ls160的异步置0控制端 构成七进制计数器。
2．集成十进制同步加／减计数器ct74ls190
⑶ 主要逻辑功能。（根据功能表分析，不用写板书）
7.3.3b 利用计数器的级联获得大容量同步n进制计数器
一、级联法
计数器的级联是将多个集成计数器（如m1进制、m2进制）串接起来，以获得计数容量更大的n（=m1×m2）进制计数器。
一般集成计数器都设有级联用的输入端和输出端。
同步计数器实现的方法：
低位的进位信号→高位的保持功能控制端（相当于触发器的t端）
有进位时，高位计数功能；无进位时，高位保持功能。
两片ct74ls160级联成100进制同步加法计数器。
由图可看出：低位片ct74ls160（1）在计到9以前，其进位输出co＝q3q0＝0，高位片ct74ls160（2）的ctt＝0，保持原状态不变。当低位片计到9时，其输出co＝1，即高位片的ctt＝1，这时，高位片才能接收cp端输入的计数脉冲。所以，输入第10个计数脉冲时，低位片回到0状态，同时使高位片加1。
二、反馈归零法
两片4位二进制数加法计数器ct74ls161级联成五十进制计数器。
现代教学方法与手段：用dlccai或ewb演示74ls161、74ls160、74ls190的逻辑功能
中国平煤神马集团与中兴通讯达成战略合作 聚焦煤炭产业数智化升级
智能家居是怎样成为市场爆点的
亿纬锂能的电池发布会
新型广告传播媒介——液晶广告机
7G/秒！aigo国民好物固态硬盘P7000 高端用户装机首选
第二十五讲 同步计数器
电阻箱的作用和用途 电阻箱和滑动变阻器的区别
台积电高歌猛进超越英特尔成为世界第一，它是如何做到的？
面向规模化量产的智能驾驶系统和软件开发
S7-300 PLC是将时间日期信息如何进行存储的？
使用具有射频锁相环相位同步特性的SDR简化天线校准
RFID印刷被动式电子标签怎样保证良率
2011年美国光伏安装容量大增
探讨5G实现Open RAN架构的优势、原理、结构组件及重要性
中国安防视频监控行业的双创引擎注入了强劲的新动能
乐视超级手机或将搭载联发科处理器
联想宣布新的组织架构调整
弱电设备包括哪些
夏普惊心 鸿海拟介入中小面板
光通信行业产品预计2020年的整体销售将实现适度增长