在FPGA设计中如何充分利用NoC资源去支撑创新应用设计
日益增长的数据加速需求对硬件平台提出了越来越高的要求，fpga作为一种可编程可定制化的高性能硬件发挥着越来越重要的作用。近年来，高端fpga芯片采用了越来越多的hard ip去提升fpga外围的数据传输带宽以及存储器带宽。但是在fpga内部，可编程逻辑部分随着工艺提升而不断进步的同时，内外部数据交换性能的提升并没有那么明显，所以fpga内部数据的交换越来越成为数据传输的瓶颈。
为了解决这一问题，achronix 在其 基于台积电（tsmc）7nm finfet工艺的speedster7t fpga器件中包含了革命性的创新型二维片上网络（2d noc）。这种2d noc如同在fpga可编程逻辑结构之上运行的高速公路网络一样，为fpga外部高速接口和内部可编程逻辑的数据传输提供了大约高达27tbps的超高带宽。
作为speedster7t fpga器件中的重要创新之一，2d noc为fpga设计提供了几项重要优势，包括：
l 提高设计的性能，让fpga内部的数据传输不再成为瓶颈。
l 节省fpga可编程逻辑资源，简化逻辑设计，由noc去替代传统的逻辑去做高速数据传输和数据总线管理。
l 增加了fpga的布线资源，对于资源占用很高的设计有效地降低布局布线拥塞的风险。
l 实现真正的模块化设计，减小fpga设计人员调试的工作量。
本文用了一个具体的fpga设计 ，来体现上面提到的noc在fpga设计中的几项重要作用。这个设计的主要目的是展示fpga内部的逻辑如何去访问片外的存储器。如图1所示，本设计包含8个读写模块，这8个读写模块需要访问8个gddr6通道，这样就需要一个8x8的axi interconnect模块，同时需要有跨时钟域的逻辑去将每个gddr6用户接口时钟转换到逻辑主时钟。除了图1中的8个读写模块外，红色区域的逻辑都需要用fpga的可编程逻辑去实现。
图1 传统fpga实现架构
对于axi interconnect模块，我们采用github上开源的axi4总线连接器来实现，这个axi4总线连接器将4个axi4总线主设备连接到8个axi4总线从设备，源代码可以在参考文献2的链接中 。我们在这个代码的基础上进行扩展，增加到8个axi4总线主设备连接到8个axi4总线从设备，同时加上了跨时钟域逻辑。
为了进行对比，我们用另外一个设计，目的还是用这8个读写模块去访问8个gddr6通道；不同的是，这次我们将8个读写模块连接到achronix的speedster7t fpga器件的2d noc上，然后通过2d noc去访问8个gddr6通道。如图2所示：
图2 speedster7t 1500的实现架构
首先，我们从资源和性能上做一个对比，如图3所示：
图3 资源占用和性能对比
从资源占用上看，用axi总线连接器的设计会比用2d noc的设计占用多出很多的资源，以实现axi interconnect还有跨时钟域的逻辑。这里还要说明一点，这个开源的axi interconnect实现的是一种 简单的总线连接器，并不支持2d noc所能提供的所有功能，比如地址表映射，优先级配置。
重要的一点是axi interconnect只支持阻塞访问（blocking），不支持非阻塞访问（non-blocking）。阻塞访问是指发起读或者写请求以后，要等到本次读或者写操作完成以后，才能发起下 的读或者写请求。而非阻塞访问是指可以连续发起读或者写请求，而不用等待上次的读或者写操作完成。在提高gddr6的访问效率上面，阻塞访问会让读写效率大大下降。
如果用fpga的可编程逻辑去实现完整的2d noc功能，包括64个接入点、128bit位宽和400mhz的速率，大概需要850 k le，等效于占用了speedster7t 1500 fpga器件56%的可编程资源。而2d noc则可以提供 80个接入点、256bit位宽和2ghz速率，而且不占用fpga可编程逻辑。
从性能上来看，使用axi总线连接器的设计只能跑到157mhz，而使用noc的设计则能跑到500mhz。如果我们看一下设计后端的布局布线图，就会有更深刻的认识。图4所示的是使用axi总线连接器的设计后端布局布线图。
从图中可以看到，因为gddr6控制器分布在器件的两侧（图中彩色高亮的部分），所以axi总线连接器的布局基本分布在器件的中间，既不能靠近左边，也不能靠近右边，所以这样就导致了性能上不去。如果增加pipeline的寄存器可以提高系统的性能，但是这样会占用大量的寄存器资源，同时会给gddr的访问带来很大的延时。
如果再看一下图5中使用了2d noc的布局布线图，就会有很明显的对比。首先，因为用2d noc实现了axi总线连接器和跨时钟域的模块，这就节省了大量的资源；另外，因为2d noc遍布在整个器件上，一共有80个接入点，所以8个读写模块可以由工具放置在器件的任何地方，而不影响设计的性能。
从本设计的整个流程来看，使用2d noc会极大的简化设计，提高性能，同时节省大量的资源；fpga设计工程师可以花更多的精力在 模块或者算法模块设计上面，把总线传输、外部接口访问仲裁和接口异步时钟域的转换等工作全部交给2d noc吧。
精彩推荐至芯科技-fpga就业培训来袭！你的选择开启你的高薪之路！3月28号北京中心开课、欢迎咨询！fpga如何让工业4.0大放异彩
保护fpga设计不受常见的入侵威胁
扫码加微信邀请您加入fpga学习交流群
欢迎加入至芯科技fpga微信学习交流群，这里有一群优秀的fpga工程师、学生、老师、这里fpga技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧！
点个在看你最好看
原文标题：在fpga设计中如何充分利用noc资源去支撑创新应用设计
文章出处：【微信公众号：fpga设计论坛】欢迎添加关注！文章转载请注明出处。
低功耗之门控时钟设计
网格化水环境监测——看凯米斯如何实现水质情况全面掌握
目前绝缘栅器件(IGBT)驱动技术现状
单片机实现EMC设计时的三点细节建议
克罗诺思劳动力管理解决方案优化门店运营效率
在FPGA设计中如何充分利用NoC资源去支撑创新应用设计
Kate KallotAI生态系统的未来
能从48V直接降压到3.3V的DC/DC转换器IC BD9V100MUF-C
ZEUS机器人的底盘技术和应用案例
三星股价创历史新高 今年累计上涨36%
这场淋透成都的暴雨音乐节，艾比森占了C位！
Maxim推出具有2.3A GSM测试模式的Li+电池充电器
不支持毫米波就不是真5G？高通为什么这么怼华为
博通状告Netflix侵犯八项技术专利
国外新能源汽车进入量产阶段，宁德时代动力电池出口量大增
ColorSnap Visualizer帮助用户打造最佳家居墙壁方案
电动车控制器坏了有什么反应
运算放大器必知必会:基本特性与设计因素须知（1）
探讨一下汽车数据中占据半壁江山的差分信号
DIN连接器的应用与安装
为了解决这一问题，achronix 在其 基于台积电（tsmc）7nm finfet工艺的speedster7t fpga器件中包含了革命性的创新型二维片上网络（2d noc）。这种2d noc如同在fpga可编程逻辑结构之上运行的高速公路网络一样，为fpga外部高速接口和内部可编程逻辑的数据传输提供了大约高达27tbps的超高带宽。
作为speedster7t fpga器件中的重要创新之一，2d noc为fpga设计提供了几项重要优势，包括：
l 提高设计的性能，让fpga内部的数据传输不再成为瓶颈。
l 节省fpga可编程逻辑资源，简化逻辑设计，由noc去替代传统的逻辑去做高速数据传输和数据总线管理。
l 增加了fpga的布线资源，对于资源占用很高的设计有效地降低布局布线拥塞的风险。
l 实现真正的模块化设计，减小fpga设计人员调试的工作量。
本文用了一个具体的fpga设计 ，来体现上面提到的noc在fpga设计中的几项重要作用。这个设计的主要目的是展示fpga内部的逻辑如何去访问片外的存储器。如图1所示，本设计包含8个读写模块，这8个读写模块需要访问8个gddr6通道，这样就需要一个8x8的axi interconnect模块，同时需要有跨时钟域的逻辑去将每个gddr6用户接口时钟转换到逻辑主时钟。除了图1中的8个读写模块外，红色区域的逻辑都需要用fpga的可编程逻辑去实现。
图1 传统fpga实现架构
对于axi interconnect模块，我们采用github上开源的axi4总线连接器来实现，这个axi4总线连接器将4个axi4总线主设备连接到8个axi4总线从设备，源代码可以在参考文献2的链接中 。我们在这个代码的基础上进行扩展，增加到8个axi4总线主设备连接到8个axi4总线从设备，同时加上了跨时钟域逻辑。
为了进行对比，我们用另外一个设计，目的还是用这8个读写模块去访问8个gddr6通道；不同的是，这次我们将8个读写模块连接到achronix的speedster7t fpga器件的2d noc上，然后通过2d noc去访问8个gddr6通道。如图2所示：
图2 speedster7t 1500的实现架构
首先，我们从资源和性能上做一个对比，如图3所示：
图3 资源占用和性能对比
从资源占用上看，用axi总线连接器的设计会比用2d noc的设计占用多出很多的资源，以实现axi interconnect还有跨时钟域的逻辑。这里还要说明一点，这个开源的axi interconnect实现的是一种 简单的总线连接器，并不支持2d noc所能提供的所有功能，比如地址表映射，优先级配置。
重要的一点是axi interconnect只支持阻塞访问（blocking），不支持非阻塞访问（non-blocking）。阻塞访问是指发起读或者写请求以后，要等到本次读或者写操作完成以后，才能发起下 的读或者写请求。而非阻塞访问是指可以连续发起读或者写请求，而不用等待上次的读或者写操作完成。在提高gddr6的访问效率上面，阻塞访问会让读写效率大大下降。
如果用fpga的可编程逻辑去实现完整的2d noc功能，包括64个接入点、128bit位宽和400mhz的速率，大概需要850 k le，等效于占用了speedster7t 1500 fpga器件56%的可编程资源。而2d noc则可以提供 80个接入点、256bit位宽和2ghz速率，而且不占用fpga可编程逻辑。
从性能上来看，使用axi总线连接器的设计只能跑到157mhz，而使用noc的设计则能跑到500mhz。如果我们看一下设计后端的布局布线图，就会有更深刻的认识。图4所示的是使用axi总线连接器的设计后端布局布线图。
从图中可以看到，因为gddr6控制器分布在器件的两侧（图中彩色高亮的部分），所以axi总线连接器的布局基本分布在器件的中间，既不能靠近左边，也不能靠近右边，所以这样就导致了性能上不去。如果增加pipeline的寄存器可以提高系统的性能，但是这样会占用大量的寄存器资源，同时会给gddr的访问带来很大的延时。
如果再看一下图5中使用了2d noc的布局布线图，就会有很明显的对比。首先，因为用2d noc实现了axi总线连接器和跨时钟域的模块，这就节省了大量的资源；另外，因为2d noc遍布在整个器件上，一共有80个接入点，所以8个读写模块可以由工具放置在器件的任何地方，而不影响设计的性能。
从本设计的整个流程来看，使用2d noc会极大的简化设计，提高性能，同时节省大量的资源；fpga设计工程师可以花更多的精力在 模块或者算法模块设计上面，把总线传输、外部接口访问仲裁和接口异步时钟域的转换等工作全部交给2d noc吧。
精彩推荐至芯科技-fpga就业培训来袭！你的选择开启你的高薪之路！3月28号北京中心开课、欢迎咨询！fpga如何让工业4.0大放异彩
保护fpga设计不受常见的入侵威胁
扫码加微信邀请您加入fpga学习交流群
欢迎加入至芯科技fpga微信学习交流群，这里有一群优秀的fpga工程师、学生、老师、这里fpga技术交流学习氛围浓厚、相互分享、相互帮助、叫上小伙伴一起加入吧！
点个在看你最好看
原文标题：在fpga设计中如何充分利用noc资源去支撑创新应用设计
文章出处：【微信公众号：fpga设计论坛】欢迎添加关注！文章转载请注明出处。
低功耗之门控时钟设计
网格化水环境监测——看凯米斯如何实现水质情况全面掌握
目前绝缘栅器件(IGBT)驱动技术现状
单片机实现EMC设计时的三点细节建议
克罗诺思劳动力管理解决方案优化门店运营效率
在FPGA设计中如何充分利用NoC资源去支撑创新应用设计
Kate KallotAI生态系统的未来
能从48V直接降压到3.3V的DC/DC转换器IC BD9V100MUF-C
ZEUS机器人的底盘技术和应用案例
三星股价创历史新高 今年累计上涨36%
这场淋透成都的暴雨音乐节，艾比森占了C位！
Maxim推出具有2.3A GSM测试模式的Li+电池充电器
不支持毫米波就不是真5G？高通为什么这么怼华为
博通状告Netflix侵犯八项技术专利
国外新能源汽车进入量产阶段，宁德时代动力电池出口量大增
ColorSnap Visualizer帮助用户打造最佳家居墙壁方案
电动车控制器坏了有什么反应
运算放大器必知必会:基本特性与设计因素须知（1）
探讨一下汽车数据中占据半壁江山的差分信号
DIN连接器的应用与安装