训练营：7天完成SoC的PR设计
每周都能听到学员升职加薪/跳槽涨薪的消息，很多薪资干翻了小编，超越小编2倍的也不少！小编很激动也很有成就感，这就是景芯soc训练营价值所在，希望你们薪资都是我2倍以上！
不用一味追求高端工艺，市面上90%以上的芯片都是成熟工艺，用7nm工艺的大公司有几个？作为螺丝钉很难爬上去，但是成熟工艺，您可能就是公司pr的一把手，宁为鸡首不为凤尾，掌握全芯片的设计就是一大法宝！
你敢来挑战7天完成景芯soc pr设计吗？小编成功挑战了7天完成soc敏捷开发！你也可以的！
apr，顾名思义，自动布局布线，eda工具日益强大，机器自动化程度越来愈高，学习的门槛也越来越低，7天实践入门足够，2-3个月熟悉完流程脚本，然后常年累月的项目锻炼成长。
小编独立设计soc/mcu/isp芯片也被质疑，嘲笑。但也成功交付很多颗设计了，你只管拼命努力，让别人质疑去，成长到位了他们就不会嘲笑了，就开始骂你卷了！敢挑战的来，7天带你入门景芯pr设计！
全芯片upf低功耗设计(含dft设计)
景芯soc训练营培训项目，低功耗设计前，功耗为27.9mw。
低功耗设计后，功耗为0.285mw，功耗降低98.9%！
7天冲刺pr训练营有同学问如何给io添加pad？请思考景芯soc的io和pad如何实现最佳？
7天冲刺pr训练营有同学问，同样的floorplan，有些同学很快跑完，有些同学则遇到大量drc问题（eda工具不停iteration）导致工具始终无法跑完，具体什么问题呢？
首先，小编发现该同学的stripe把tm2定义为了horizontal，而熟悉景芯工艺的同学知道，tm2的preference direction是vertical。
查询景芯的lef库文件也可以确认：
用错方向有多大影响呢？大家上景芯soc的后端flow实践一下吧，实践出真知。
7天冲刺pr训练营有同学问，为啥pr花了一天一夜24个小时完成布线还大量drc错误？小编已经将设计规模尽可能减小以加速pr设计，实际上2小时就可以跑完routing，为何这么慢？原因就是低功耗单元的走线。具体原因及解决办法欢迎加入景芯训练营讨论。
其错误主要集中在m4上，请思考如何解决。
7天冲刺pr训练营有同学问，power switch cell的secondpg pin(vddg)从m1接出的，而不是m2, 请思考有什么问题？如何解决？
7天冲刺pr训练营有同学问，景芯soc培训营同学遇到corner pad lvs不过怎么处理？
完成景芯soc培训的前端设计仿真、dft后，我们来到后端flow，本教程教你一键式跑完数字后端flow。
生成脚本命令如下：
tclsh ./scripts/gen_flow.tcl -m flat all
生成flow脚本之前需要配置setup.tcl等相关参数，具体参见【全网唯一】【全栈芯片工程师】提供自研的景芯soc前端工程、dft工程、后端工程，带你从算法、前端、dft到后端全流程参与soc项目设计。
景芯soc训练营的同学问，为何innovus读取做好的floorplan def文件报error? 首先看log:
reading floorplan file - ./data_in/digital_top.def (mem = 1595.0m).
#% begin load floorplan data ... (date=10/23 2201, mem=1579.3m)
**error: (impfp-710): file version unknown is too old.
以前edi的时期，我们可以通过定义fp_file的方式来加载floorplan：
set vars(fp_file) ./data_in/digital_top.def
但是现在innovus升级并放弃了fp_file的加载方式，当然也可以用老版本的edi9.1及以前版本来加入fp_file，然后转存为新版本，这方式明显没有必要。正如下log提示所说，检查log是非常好的工程师习惯。
input floorplan file is too old and is not supported in edi 10.1 and newer.
you can use edi 9.1 and before to read it in, then save again to create new version.
小编的直觉告诉我，先去看看同学保存的def文件是哪个def版本?
同学保存方式如下：
那么请问如何解决？请大家加入景芯训练营实践。
景芯soc用了很多异步fifo，关注异步rtl实现的同学，可以抓取异步fifo出来看一下版图连线：
查看下所有异步fifo cell的面积；
dbget [dbget top.insts.pstatus unplaced -p].area
查下所有异步fifo的cell的名字：
dbget [dbget top.insts.pstatus unplaced -p].name
那么怎么抓出异步路径来观察版图走线呢？如何让report_timing呢？更多内容参见知识星球和soc训练营。
北快手南抖音_相比其他的短视频APP_微博该何去何从呢？
工业AI与商业AI的差异有何差异？
如何成功导入STEP9
4294A阻抗分析仪维修白屏案例
2025年中国最多实现半导体芯片自给率20%
训练营：7天完成SoC的PR设计
【虹科干货】网络延迟的源头解决方法-管理延迟
Cirrus Logic推出CS35L56智能功放产品
联发科用“割肉”招数换市场 物联网/VR仍存变数
北斗模块新选择，SKYLAB新推出低成本北斗模块SKG125
现在的人工智能智商怎么样
基于zigBee技术的可穿戴心电监护系统设计方案
最小Linux系统制作例程
埃斯顿Q3净利增长3574.78% 是机器人及智能制造系统业务增长所致
简仪科技助力提升电池安全性能
相干光通信技术是什么
AMD利用边缘重建算法分析源图像推出FSR超级分辨率锐画技术
18个C语言新手编程时常犯的错误及解决方式
比特斯拉还牛的锰酸锂电池技术，充电20分钟，续航350公里，简直是电动汽车的续航救星
索尼与松下的唯一出路：转向专业细分市场
不用一味追求高端工艺，市面上90%以上的芯片都是成熟工艺，用7nm工艺的大公司有几个？作为螺丝钉很难爬上去，但是成熟工艺，您可能就是公司pr的一把手，宁为鸡首不为凤尾，掌握全芯片的设计就是一大法宝！
你敢来挑战7天完成景芯soc pr设计吗？小编成功挑战了7天完成soc敏捷开发！你也可以的！
apr，顾名思义，自动布局布线，eda工具日益强大，机器自动化程度越来愈高，学习的门槛也越来越低，7天实践入门足够，2-3个月熟悉完流程脚本，然后常年累月的项目锻炼成长。
小编独立设计soc/mcu/isp芯片也被质疑，嘲笑。但也成功交付很多颗设计了，你只管拼命努力，让别人质疑去，成长到位了他们就不会嘲笑了，就开始骂你卷了！敢挑战的来，7天带你入门景芯pr设计！
全芯片upf低功耗设计(含dft设计)
景芯soc训练营培训项目，低功耗设计前，功耗为27.9mw。
低功耗设计后，功耗为0.285mw，功耗降低98.9%！
7天冲刺pr训练营有同学问如何给io添加pad？请思考景芯soc的io和pad如何实现最佳？
7天冲刺pr训练营有同学问，同样的floorplan，有些同学很快跑完，有些同学则遇到大量drc问题（eda工具不停iteration）导致工具始终无法跑完，具体什么问题呢？
首先，小编发现该同学的stripe把tm2定义为了horizontal，而熟悉景芯工艺的同学知道，tm2的preference direction是vertical。
查询景芯的lef库文件也可以确认：
用错方向有多大影响呢？大家上景芯soc的后端flow实践一下吧，实践出真知。
7天冲刺pr训练营有同学问，为啥pr花了一天一夜24个小时完成布线还大量drc错误？小编已经将设计规模尽可能减小以加速pr设计，实际上2小时就可以跑完routing，为何这么慢？原因就是低功耗单元的走线。具体原因及解决办法欢迎加入景芯训练营讨论。
其错误主要集中在m4上，请思考如何解决。
7天冲刺pr训练营有同学问，power switch cell的secondpg pin(vddg)从m1接出的，而不是m2, 请思考有什么问题？如何解决？
7天冲刺pr训练营有同学问，景芯soc培训营同学遇到corner pad lvs不过怎么处理？
完成景芯soc培训的前端设计仿真、dft后，我们来到后端flow，本教程教你一键式跑完数字后端flow。
生成脚本命令如下：
tclsh ./scripts/gen_flow.tcl -m flat all
生成flow脚本之前需要配置setup.tcl等相关参数，具体参见【全网唯一】【全栈芯片工程师】提供自研的景芯soc前端工程、dft工程、后端工程，带你从算法、前端、dft到后端全流程参与soc项目设计。
景芯soc训练营的同学问，为何innovus读取做好的floorplan def文件报error? 首先看log:
reading floorplan file - ./data_in/digital_top.def (mem = 1595.0m).
#% begin load floorplan data ... (date=10/23 2201, mem=1579.3m)
**error: (impfp-710): file version unknown is too old.
以前edi的时期，我们可以通过定义fp_file的方式来加载floorplan：
set vars(fp_file) ./data_in/digital_top.def
但是现在innovus升级并放弃了fp_file的加载方式，当然也可以用老版本的edi9.1及以前版本来加入fp_file，然后转存为新版本，这方式明显没有必要。正如下log提示所说，检查log是非常好的工程师习惯。
input floorplan file is too old and is not supported in edi 10.1 and newer.
you can use edi 9.1 and before to read it in, then save again to create new version.
小编的直觉告诉我，先去看看同学保存的def文件是哪个def版本?
同学保存方式如下：
那么请问如何解决？请大家加入景芯训练营实践。
景芯soc用了很多异步fifo，关注异步rtl实现的同学，可以抓取异步fifo出来看一下版图连线：
查看下所有异步fifo cell的面积；
dbget [dbget top.insts.pstatus unplaced -p].area
查下所有异步fifo的cell的名字：
dbget [dbget top.insts.pstatus unplaced -p].name
那么怎么抓出异步路径来观察版图走线呢？如何让report_timing呢？更多内容参见知识星球和soc训练营。
北快手南抖音_相比其他的短视频APP_微博该何去何从呢？
工业AI与商业AI的差异有何差异？
如何成功导入STEP9
4294A阻抗分析仪维修白屏案例
2025年中国最多实现半导体芯片自给率20%
训练营：7天完成SoC的PR设计
【虹科干货】网络延迟的源头解决方法-管理延迟
Cirrus Logic推出CS35L56智能功放产品
联发科用“割肉”招数换市场 物联网/VR仍存变数
北斗模块新选择，SKYLAB新推出低成本北斗模块SKG125
现在的人工智能智商怎么样
基于zigBee技术的可穿戴心电监护系统设计方案
最小Linux系统制作例程
埃斯顿Q3净利增长3574.78% 是机器人及智能制造系统业务增长所致
简仪科技助力提升电池安全性能
相干光通信技术是什么
AMD利用边缘重建算法分析源图像推出FSR超级分辨率锐画技术
18个C语言新手编程时常犯的错误及解决方式
比特斯拉还牛的锰酸锂电池技术，充电20分钟，续航350公里，简直是电动汽车的续航救星
索尼与松下的唯一出路：转向专业细分市场