SPI至RS-422/RS-1设计解决方案的详细物理层设计注意事项
作者：richard anslow and dara o’sullivan
为mems实现有线物理层接口的常见挑战包括管理emc鲁棒性和数据完整性。然而，当在长rs-485/rs-422电缆上扩展时钟同步接口（如spi）时，以及在同一双绞线（幻象电源）上组合电源和数据时，还存在一些额外的挑战。本文讨论以下关键注意事项，并提供设计物理层接口的建议：
管理系统时间同步
数据速率与电缆长度的关系建议
共享电源和数据架构的滤波器设计和仿真
幻象电源实现的无源元件性能权衡
组件选择和系统设计窗口
实验测量
时间同步和电缆长度
设计spi至rs-485/rs-422链路时，电缆和组件会影响系统时钟和数据同步。在长距离电缆传输中，sclk 信号将通过电缆产生传播延迟，对于 400 m 电缆，大约为 500 ns 至 100 ns。对于 mosi 数据传输，mosi 和 sclk 通过电缆同样延迟。但是，从从miso发送到主站的数据将与sclk不同步，其速度是电缆传播延迟的两倍。最大可能的spi sclk由系统传播延迟设置，其中包括电缆传播延迟以及主组件和从组件传播延迟。
图1说明了系统传播延迟如何导致spi主站的spi miso采样不准确。对于没有rs-485/rs-422电缆的系统，miso数据和spi sclk将以很少或没有延迟的方式同步。对于带电缆的系统，spi从站的miso数据与spi sclk不同步，有一个系统传播延迟，如图1中的tpd1所示。miso数据通过两个系统传播延迟（称为tpd2）不同步地返回主站。由于电缆和组件传播延迟导致数据向右移动，因此会出现不准确的数据采样。
图1.同步miso数据和spi sclk，适用于带或不带长rs-485/rs-422电缆的系统。
为了防止miso采样不准确，可以减少电缆长度，降低spi sclk或在主控制器中实现spi sclk补偿方案（时钟相移）。理论上，系统传播延迟应小于sclk时钟周期的50%，以实现无差错通信，在实践中，系统延迟限制为40%sclk可以作为一般规则。
图2提供了第485部分所述的两种spi至rs-422/rs-1设计的spi sclk与电缆长度的比较指南。1非隔离设计采用adi公司的高速emc鲁棒型小尺寸rs-485/rs-422器件（adm3066e和adm4168e）。隔离式设计还包括adi公司的icoupler信号和电源隔离型adum5401器件，为spi至rs-485/rs-422链路提供额外的emc鲁棒性和抗噪性。这种设计增加了额外的系统传播延迟，从而限制了在较高spi sclk速率下的操作。对于较长的电缆（大于 30 m），强烈建议增加隔离，以帮助缓解接地环路和 emc 事件，例如静电放电 （esd）、电气快速瞬变 （eft） 和耦合到数据传输电缆的高压浪涌。当电缆长度扩展到30 m或更大时，隔离式和非隔离式设计的spi sclk与电缆长度性能相似，如图2所示。®
图2.spi sclk 与隔离和非隔离设计的电缆长度指南。
幻象电源
背景
幻象电源将电源和数据结合在一根双绞线上，可在主设备、从设备之间实现单电缆解决方案。将数据和电源结合在一根电缆上，可在空间受限的边缘传感器节点上实现单连接器解决方案。
电源和数据使用电感电容网络分布在一根双绞线上，如图3所示。高频数据通过串联电容耦合到数据线，这还可以保护rs-485/rs-422收发器免受直流总线电压的影响，如图3a所示。图3显示了通过连接到数据线的电感器连接到主控制器的电源。5v直流电源偏置交流数据总线，如图3b所示。在图3c中，电流路径显示为i压水堆在主站和从站之间，使用电缆远端状态监控 （cbm） 从属传感器节点上的电感器从线路中提取功率。
图3.幻象电源物理层交流和直流电压电平。
高通滤波器
就本文而言，假设将幻象功率电感-电容网络添加到两根导线上，用于路由spi miso信号的rs-485/rs-422转换。图4显示了rs-485/rs-422的主从spi设计以及spi miso数据线的幻象电源滤波器电路。滤波电路是高通的，因此要求传输的数据信号在直流或非常低的频率下没有内容。
图4.spi至rs-485/rs-422设计和幻象电源滤波器电路。
二阶高通滤波器电路如图5所示，这是图4的简化表示。发送rs-485/rs-422设备的电压输出标记为v德克萨斯州，具有r1 15 ω输出阻抗。r2 30 kω是接收rs-485/rs-422器件的标准输入阻抗。可以选择电感（l）和电容（c）值，以适应所需的系统数据速率。
图5.用于rs-422发送和rs-485/rs-422接收数据路径的二阶高通滤波器。
选择电感（l）和电容（c）值时，需要考虑最大rs-485/rs-422总线电压下降和下降时间，如图6所示。存在标准，例如单双绞线以太网，2其中规定了最大允许电压下降和下降时间，如图6a所示。对于某些系统，最大允许电压下降和下降时间可能更大，受信号极越点的限制，如图6b所示。
电压下降和下降时间可以与图5的仿真配合使用，以确定系统高通频率。
对于阻尼良好的系统，高通滤波器截止频率与下降要求之间的关系由公式1给出。3
图6.rs-422接收器的电压下降和下降时间。
在向rs-485/rs-422通信系统添加spi幻象电源时，很明显，最小可能的spi sclk速率将受到幻象电源滤波器组件的限制。
为了实现无位差错的可靠通信，需要考虑最坏情况下的最小spi sclk，例如，所有spi miso采样位均为逻辑高电平，如图7所示。如果所有采样的miso位都是逻辑高电平，则会导致比特率低于系统spi sclk。例如，如果spi sclk为2 mhz，并且所有16位均为逻辑高电平，则幻象电源lc滤波器网络的等效spi miso比特率为125 khz。
图7.spi协议，带miso 16位突发，全逻辑高电平。
如“时间同步和电缆长度”一节所述，更长的电缆需要较低的spi sclk速率。但是，幻象电源限制了可能的最低spi sclk速率。平衡这些相反的要求需要仔细选择和表征无源滤波器元件，尤其是电感器。
无源元件选择
选择合适的功率电感器时，需要考虑许多参数，包括足够的电感、额定/饱和电流、自谐振频率（srf）、低直流电阻（dcr）和封装尺寸。表1给出了选定的功率电感器和感兴趣的参数。
额定电流需要满足或超过远程供电mems传感器节点的总电流要求，并且额定饱和电流需要大得多。
电感不会对高于其引用srf的交流数据呈现高阻抗，并且在某一点将开始具有容性阻抗特性。所选电感srf会将spi上可以使用的最大spi sclk限制为rs-485/rs-422物理层，如表1所示。在长电缆上工作时，可能无法到达电感srf;例如，可能无法通过 11 m 的电缆达到 744043101 mhz（部件号 10 的 srf）的 spi sclk 速率。在其他情况下，当在长电缆上工作时，电感srf可以达到较低的spi sclk速率（2.4 mhz，1.2 mhz）。如前所述，在幻象电源滤波器网络中使用时，电感也会限制尽可能低的sclk速率。
较大的电感值采用 12.7 mm × 12.7 mm 封装，而较小值的电感器采用 4.8 mm × 4.8 mm 封装。
表2显示，由于物理限制（内部绕组），在减小电感尺寸的相反要求之间进行权衡具有挑战性。
部件号 升（微高） 我额定（毫安） 自谐振频率 （srf） （兆赫） 直流电阻 （ω） 包装尺寸（毫米）
744043101 100 290 11 0.6 4.8 × 4.8
lps8045b-105 1000 230 1.3 3.22 8.0 × 8.0
76877530 1000 300 2.4 3.3 7.8 × 7.0
sdr0805-102kl 1000 210 3.0 4.5 7.8 × 7.8
7687714222 2200 260 1.2 6.5 10 × 10
srr1208-222kl 2200 280 0.65 4.2 12.7 × 12.7
参数 对封装大小的影响
足够高的电感 电感值越高，内部绕组越大，封装尺寸越大。
更高的srf srf 越高，内部绕组越少，尺寸越小。
更高的额定电流和饱和电流 内部绕组更少，但封装尺寸更大。
低直流电 为了实现更低的dcr，电线需要更粗，绕组更少。
选择合适的直流阻断电容器的限制仅限于瞬态过压额定值和直流电压额定值。直流电压额定值需要超过最大总线电压偏置，如图3所示。在电缆或连接器短路期间，电感电流将变得不平衡，并将被端接电阻耗散。隔直电容器需要额定峰值瞬态电压，以防短路。例如，在电感饱和电流约为1 a的低功率系统中，相应的隔直电容的额定电压应至少为50 v dc。4
系统实施
设计窗口和组件选择
在长rs-485/rs-422电缆上扩展时钟同步接口（如spi）时，以及在同一双绞线（幻象电源）上组合电源和数据时，图8总结了本文中提到的设计约束。可能的最小spi sclk由幻象电源滤波器组件设置，这些元件在spi数据线上高通滤波器数据。最大spi sclk由幻象功率电感自谐振频率（srf）或系统传播延迟（以spi sclk值较低者为准）设置。
图8.设计窗口约束。
表3提供了建议的电感和电容值，以及通过仿真图5并使用图6和公式1作为指导确定的相应最小spi sclk。这假设 v下垂是 v 的 99%峰.该最小spi sclk还考虑了最坏情况，如图7所示，其中数据突发中的所有位均为逻辑高电平。相应的电缆长度使用图2估算。最大spi sclk由系统传播延迟或电感srf值设置。
下面是一个计算示例。
要确定最大 spi sclk，请执行以下操作：
指定系统所需的电缆长度。在本例中，我们将选择 10 m 的 rs-485/rs-422 电缆。
使用图2确定系统可能的最大spi sclk。对于 10 m 的电缆，这大约是 2.6 mhz spi sclk。将最大spi sclk降额10%以允许lc元件容差，从而提供2.3 mhz的spi sclk。最大可能的spi sclk也可能受到所选电感的srf的限制。
要确定最小 spi sclk，请执行以下操作：
考虑一个spi协议，其中miso线路上的所有位都是逻辑高电平。在本例中，我们将选择16位spi协议，其中16位spi miso数据将在32次sclk转换期间采样。如果所有 16 位均为逻辑高电平，则有效比特率为 2.3 mhz / 32 = 72 khz。
使用图5和v上的72 khz方波德克萨斯州、电缆 v 远端的电压波形接收可以模拟各种 l 和 c 值。随着电缆长度的增加，电感值和电感封装尺寸也会增加。电容值也会增加。
l 和 c 值的选择是主观的，取决于所需的下降设置，如图 6 所示。对于此示例，我们将假设 v下垂= v峰×99%。
使用 100 μh 电感器和 3.3 μf 电容以及 v 上的 72 khz 方波德克萨斯州产生 t下垂7 μs，其中 v下垂= v峰×99%。
一 吨下垂6 μs 至 7 μs 相当于 2.3 mhz 至 2.6 mhz spi sclk。
如果选择100 μh （744043101）电感，则2.6 mhz的spi sclk低于11 mhz的电感srf。
如果使用100 μh电感和3.3 μf电容，则元件pcb面积最小。当使用更大的电感器时，例如1000 μh或2200 μh，元件pcb面积可以增加三倍。理论最大值spi sclk由电感srf设置，这在实践中可能是不可能的，例如，在没有时钟补偿的系统中，使用11 μh（100）在744043101 mhz时。
l （μh） 和部件号 碳 （微f） 最大spi sclk （mhz） max spi sclk set by min spi sclk 最大 rs-485/ rs-422 电缆长度 （m）
100 (744043101) 3.3 5.2 系统传播延迟 2.6兆赫 10
1000 (76877530) 4.7 2.4 电感器srf 700千赫 60
2200 (7687714222) 10 1.2 电感器srf 350千赫 >100
如果使用更大的电感，例如2200 μh，则需要在网络中增加电容和电阻来抑制系统谐振。附加组件为蓝色，标记为 r潮湿（1 kω） 和 c潮湿（47 μf），见图9。
图9.为更大的电感和电容滤波器添加额外的系统阻尼。
实验设置
图10显示了adi公司的有线cbm评估平台，以下简称先锋1。该系统使用本文第 485 部分中介绍的 spi 至 rs-422/rs-1 设计解决方案。pioneer 1还包括adcmxl3021宽带宽、低噪声、三轴mems加速度计，该加速度计将高性能与各种信号处理相结合，以简化cbm系统中智能传感器节点的开发。spi 至 rs-485/rs-422 从机将 adcmxl3021 spi 输出扩展回主控制器 10 m 以上，用于振动数据分析。spi 至 rs-485 设计使用幻象功率 100 μh 电感器和 3.3 μf 电容，以最大限度地减小从接口解决方案的尺寸，其尺寸为 26 mm × 28 mm（不包括接口连接器）。
图 10.先锋1有线状态监测评估系统。
幻象电源线上的交流数据波形
图11和表4描述了在spi主机和从机以及rs-485/rs-422差分电压总线上测量的电压。这些电压是使用图10中的示例应用设置测量的。模拟信号1（黄色）和2（蓝色）是在spi从输出端测量的miso信号（紫色）的差分总线电压表示。数字信号4（黄色）显示了在主控制器采样的miso。spi主站的miso信号与spi从站miso的极性和相位相匹配，传播延迟很小。
图 11.在spi主机和从机以及rs-422差分电压总线上测量的电压。
参数 对封装大小的影响
2 数字（红色） adcmxl3021 忙于在主站测量
3 数字（橙色） adcmxl3021 mosi 在主站测量
4 数字（黄色） adcmxl3021 味噌在主站测量
5 数字（绿色） adcmxl3021 标准数据终端测量
6 数字（蓝色） adcmxl3021 cs 作为主设备测量
3 模拟（紫色） adcmxl3021 从站测得的味噌
2 模拟（蓝色） rs-422 z引脚总线电压状态对应miso;差分 y 到 z 对应于 3 个模拟（紫色）和 4 个数字（黄色）
1 个模拟（黄色） rs-422 y引脚总线电压状态对应miso;差分 y 到 z 对应于 3 个模拟（紫色）和 4 个数字（黄色）
幻象电源线上的直流正确性
图12显示了adcmxl3021的正常模式，其中包括一个spi协议，该协议在miso上发送16位数据突发，然后是失速周期（最小16 μs），然后是另一个16位数据突发。
图 12.幻象电源线上的直流正确性。
在幻象电源网络中，使用100 μh电感和3.3 μf电容：
在帧结束时（eof），rs-485/rs-422总线电压衰减回稳定的直流状态。
失速周期直流稳态需要为422 mv>差分电压rs-500 b-a，这反映了adcmxl3021 miso高阻态，并确保adm0e收发器输出端的逻辑为4168。如果使用500 ω电阻，则可以保证这种空闲状态的正确性，如图4滤波电路所示。
然后，帧的下一个开始（sof）将从低电平正确过渡到高电平，或者保持低电平，具体取决于adcmxl3021的miso数据输出。
失速周期rs-485/rs-422总线稳态未与spi sclk边沿对齐，因此随机噪声不会影响该时间段内的spi miso数据采样。
在幻象电源网络中，使用1000 μh电感和4.7 μf电容：
eof、失速周期和sof遵循adcmxl3021 miso输出，总线电压电平在失速期间不会衰减回500 mv最小直流稳态。可能会出现一些电压电平衰减，但不会达到500 mv电平。
有线评估解决方案
adi公司开发了pioneer 1有线系统评估解决方案，以支持adcmxl3021三轴mems加速度计。如本维基指南所述，先锋1评估套件还可以借助维基指南中描述的扩展板支持表5中所示的mems器件。
部分 噪声密度（微克/√赫兹) 范围（g） 带宽（赫兹） # 轴
adcmxl3021 26 50 10000 3
adxl357 80 10, 20, 40 1000 3
adxl372 200 3200 3
adxl355 20 2, 4, 8 1000 3
adxl313 250 0.5, 1, 2, 4 1600 3
adxl363 550 2, 4, 8 200 3
adxl375 200 1600 3
adxl362 175 2, 4, 8 200 3
adxl345 420 2, 4, 8, 16 1600 3
adxl350 1, 2, 4, 8 1600 3
adxl343 不 2, 4, 8, 16 1600 3
adxl312 340 1.5, 3, 6, 12 1600 3
便携式水中生物毒性检测仪的检测原理说明
一文带你了解工业视觉中的白平衡
LG Display智能手表AMOLED显示器全球市场份额达41.4%
晶圆级CSP的元件的重新贴装及底部填充
浅谈电动汽车电机控制器技术
SPI至RS-422/RS-1设计解决方案的详细物理层设计注意事项
可编程直流稳压电源如何保养维护？
OPPO Reno标准版正式开启预售该机支持VOOC闪充3.0
STM32单片机内部FLASH的编程和擦除操作
如何使用光纤作为隔离式电流传感器
A.O.史密斯公益助力“最美婚纱照”主人公的温暖新家
苹果13.3.1 Beta 1新系统体验，续航方面略有提升
保护三线制模拟输出
无人机如何开启禁毒执法
小米称松果将继续专注手机SoC芯片和AI芯片研发
断相保护的分类_断相保护的运行因素
基于MT8870DE的电话电路
支持内存最大容量
浅谈PLC在智能装置自动测试系统的研究和应用
基于瑞萨R7FA2E1A72DFL MCU制作双机位切换的USB HUB
为mems实现有线物理层接口的常见挑战包括管理emc鲁棒性和数据完整性。然而，当在长rs-485/rs-422电缆上扩展时钟同步接口（如spi）时，以及在同一双绞线（幻象电源）上组合电源和数据时，还存在一些额外的挑战。本文讨论以下关键注意事项，并提供设计物理层接口的建议：
管理系统时间同步
数据速率与电缆长度的关系建议
共享电源和数据架构的滤波器设计和仿真
幻象电源实现的无源元件性能权衡
组件选择和系统设计窗口
实验测量
时间同步和电缆长度
设计spi至rs-485/rs-422链路时，电缆和组件会影响系统时钟和数据同步。在长距离电缆传输中，sclk 信号将通过电缆产生传播延迟，对于 400 m 电缆，大约为 500 ns 至 100 ns。对于 mosi 数据传输，mosi 和 sclk 通过电缆同样延迟。但是，从从miso发送到主站的数据将与sclk不同步，其速度是电缆传播延迟的两倍。最大可能的spi sclk由系统传播延迟设置，其中包括电缆传播延迟以及主组件和从组件传播延迟。
图1说明了系统传播延迟如何导致spi主站的spi miso采样不准确。对于没有rs-485/rs-422电缆的系统，miso数据和spi sclk将以很少或没有延迟的方式同步。对于带电缆的系统，spi从站的miso数据与spi sclk不同步，有一个系统传播延迟，如图1中的tpd1所示。miso数据通过两个系统传播延迟（称为tpd2）不同步地返回主站。由于电缆和组件传播延迟导致数据向右移动，因此会出现不准确的数据采样。
图1.同步miso数据和spi sclk，适用于带或不带长rs-485/rs-422电缆的系统。
为了防止miso采样不准确，可以减少电缆长度，降低spi sclk或在主控制器中实现spi sclk补偿方案（时钟相移）。理论上，系统传播延迟应小于sclk时钟周期的50%，以实现无差错通信，在实践中，系统延迟限制为40%sclk可以作为一般规则。
图2提供了第485部分所述的两种spi至rs-422/rs-1设计的spi sclk与电缆长度的比较指南。1非隔离设计采用adi公司的高速emc鲁棒型小尺寸rs-485/rs-422器件（adm3066e和adm4168e）。隔离式设计还包括adi公司的icoupler信号和电源隔离型adum5401器件，为spi至rs-485/rs-422链路提供额外的emc鲁棒性和抗噪性。这种设计增加了额外的系统传播延迟，从而限制了在较高spi sclk速率下的操作。对于较长的电缆（大于 30 m），强烈建议增加隔离，以帮助缓解接地环路和 emc 事件，例如静电放电 （esd）、电气快速瞬变 （eft） 和耦合到数据传输电缆的高压浪涌。当电缆长度扩展到30 m或更大时，隔离式和非隔离式设计的spi sclk与电缆长度性能相似，如图2所示。®
图2.spi sclk 与隔离和非隔离设计的电缆长度指南。
幻象电源
背景
幻象电源将电源和数据结合在一根双绞线上，可在主设备、从设备之间实现单电缆解决方案。将数据和电源结合在一根电缆上，可在空间受限的边缘传感器节点上实现单连接器解决方案。
电源和数据使用电感电容网络分布在一根双绞线上，如图3所示。高频数据通过串联电容耦合到数据线，这还可以保护rs-485/rs-422收发器免受直流总线电压的影响，如图3a所示。图3显示了通过连接到数据线的电感器连接到主控制器的电源。5v直流电源偏置交流数据总线，如图3b所示。在图3c中，电流路径显示为i压水堆在主站和从站之间，使用电缆远端状态监控 （cbm） 从属传感器节点上的电感器从线路中提取功率。
图3.幻象电源物理层交流和直流电压电平。
高通滤波器
就本文而言，假设将幻象功率电感-电容网络添加到两根导线上，用于路由spi miso信号的rs-485/rs-422转换。图4显示了rs-485/rs-422的主从spi设计以及spi miso数据线的幻象电源滤波器电路。滤波电路是高通的，因此要求传输的数据信号在直流或非常低的频率下没有内容。
图4.spi至rs-485/rs-422设计和幻象电源滤波器电路。
二阶高通滤波器电路如图5所示，这是图4的简化表示。发送rs-485/rs-422设备的电压输出标记为v德克萨斯州，具有r1 15 ω输出阻抗。r2 30 kω是接收rs-485/rs-422器件的标准输入阻抗。可以选择电感（l）和电容（c）值，以适应所需的系统数据速率。
图5.用于rs-422发送和rs-485/rs-422接收数据路径的二阶高通滤波器。
选择电感（l）和电容（c）值时，需要考虑最大rs-485/rs-422总线电压下降和下降时间，如图6所示。存在标准，例如单双绞线以太网，2其中规定了最大允许电压下降和下降时间，如图6a所示。对于某些系统，最大允许电压下降和下降时间可能更大，受信号极越点的限制，如图6b所示。
电压下降和下降时间可以与图5的仿真配合使用，以确定系统高通频率。
对于阻尼良好的系统，高通滤波器截止频率与下降要求之间的关系由公式1给出。3
图6.rs-422接收器的电压下降和下降时间。
在向rs-485/rs-422通信系统添加spi幻象电源时，很明显，最小可能的spi sclk速率将受到幻象电源滤波器组件的限制。
为了实现无位差错的可靠通信，需要考虑最坏情况下的最小spi sclk，例如，所有spi miso采样位均为逻辑高电平，如图7所示。如果所有采样的miso位都是逻辑高电平，则会导致比特率低于系统spi sclk。例如，如果spi sclk为2 mhz，并且所有16位均为逻辑高电平，则幻象电源lc滤波器网络的等效spi miso比特率为125 khz。
图7.spi协议，带miso 16位突发，全逻辑高电平。
如“时间同步和电缆长度”一节所述，更长的电缆需要较低的spi sclk速率。但是，幻象电源限制了可能的最低spi sclk速率。平衡这些相反的要求需要仔细选择和表征无源滤波器元件，尤其是电感器。
无源元件选择
选择合适的功率电感器时，需要考虑许多参数，包括足够的电感、额定/饱和电流、自谐振频率（srf）、低直流电阻（dcr）和封装尺寸。表1给出了选定的功率电感器和感兴趣的参数。
额定电流需要满足或超过远程供电mems传感器节点的总电流要求，并且额定饱和电流需要大得多。
电感不会对高于其引用srf的交流数据呈现高阻抗，并且在某一点将开始具有容性阻抗特性。所选电感srf会将spi上可以使用的最大spi sclk限制为rs-485/rs-422物理层，如表1所示。在长电缆上工作时，可能无法到达电感srf;例如，可能无法通过 11 m 的电缆达到 744043101 mhz（部件号 10 的 srf）的 spi sclk 速率。在其他情况下，当在长电缆上工作时，电感srf可以达到较低的spi sclk速率（2.4 mhz，1.2 mhz）。如前所述，在幻象电源滤波器网络中使用时，电感也会限制尽可能低的sclk速率。
较大的电感值采用 12.7 mm × 12.7 mm 封装，而较小值的电感器采用 4.8 mm × 4.8 mm 封装。
表2显示，由于物理限制（内部绕组），在减小电感尺寸的相反要求之间进行权衡具有挑战性。
部件号 升（微高） 我额定（毫安） 自谐振频率 （srf） （兆赫） 直流电阻 （ω） 包装尺寸（毫米）
744043101 100 290 11 0.6 4.8 × 4.8
lps8045b-105 1000 230 1.3 3.22 8.0 × 8.0
76877530 1000 300 2.4 3.3 7.8 × 7.0
sdr0805-102kl 1000 210 3.0 4.5 7.8 × 7.8
7687714222 2200 260 1.2 6.5 10 × 10
srr1208-222kl 2200 280 0.65 4.2 12.7 × 12.7
参数 对封装大小的影响
足够高的电感 电感值越高，内部绕组越大，封装尺寸越大。
更高的srf srf 越高，内部绕组越少，尺寸越小。
更高的额定电流和饱和电流 内部绕组更少，但封装尺寸更大。
低直流电 为了实现更低的dcr，电线需要更粗，绕组更少。
选择合适的直流阻断电容器的限制仅限于瞬态过压额定值和直流电压额定值。直流电压额定值需要超过最大总线电压偏置，如图3所示。在电缆或连接器短路期间，电感电流将变得不平衡，并将被端接电阻耗散。隔直电容器需要额定峰值瞬态电压，以防短路。例如，在电感饱和电流约为1 a的低功率系统中，相应的隔直电容的额定电压应至少为50 v dc。4
系统实施
设计窗口和组件选择
在长rs-485/rs-422电缆上扩展时钟同步接口（如spi）时，以及在同一双绞线（幻象电源）上组合电源和数据时，图8总结了本文中提到的设计约束。可能的最小spi sclk由幻象电源滤波器组件设置，这些元件在spi数据线上高通滤波器数据。最大spi sclk由幻象功率电感自谐振频率（srf）或系统传播延迟（以spi sclk值较低者为准）设置。
图8.设计窗口约束。
表3提供了建议的电感和电容值，以及通过仿真图5并使用图6和公式1作为指导确定的相应最小spi sclk。这假设 v下垂是 v 的 99%峰.该最小spi sclk还考虑了最坏情况，如图7所示，其中数据突发中的所有位均为逻辑高电平。相应的电缆长度使用图2估算。最大spi sclk由系统传播延迟或电感srf值设置。
下面是一个计算示例。
要确定最大 spi sclk，请执行以下操作：
指定系统所需的电缆长度。在本例中，我们将选择 10 m 的 rs-485/rs-422 电缆。
使用图2确定系统可能的最大spi sclk。对于 10 m 的电缆，这大约是 2.6 mhz spi sclk。将最大spi sclk降额10%以允许lc元件容差，从而提供2.3 mhz的spi sclk。最大可能的spi sclk也可能受到所选电感的srf的限制。
要确定最小 spi sclk，请执行以下操作：
考虑一个spi协议，其中miso线路上的所有位都是逻辑高电平。在本例中，我们将选择16位spi协议，其中16位spi miso数据将在32次sclk转换期间采样。如果所有 16 位均为逻辑高电平，则有效比特率为 2.3 mhz / 32 = 72 khz。
使用图5和v上的72 khz方波德克萨斯州、电缆 v 远端的电压波形接收可以模拟各种 l 和 c 值。随着电缆长度的增加，电感值和电感封装尺寸也会增加。电容值也会增加。
l 和 c 值的选择是主观的，取决于所需的下降设置，如图 6 所示。对于此示例，我们将假设 v下垂= v峰×99%。
使用 100 μh 电感器和 3.3 μf 电容以及 v 上的 72 khz 方波德克萨斯州产生 t下垂7 μs，其中 v下垂= v峰×99%。
一 吨下垂6 μs 至 7 μs 相当于 2.3 mhz 至 2.6 mhz spi sclk。
如果选择100 μh （744043101）电感，则2.6 mhz的spi sclk低于11 mhz的电感srf。
如果使用100 μh电感和3.3 μf电容，则元件pcb面积最小。当使用更大的电感器时，例如1000 μh或2200 μh，元件pcb面积可以增加三倍。理论最大值spi sclk由电感srf设置，这在实践中可能是不可能的，例如，在没有时钟补偿的系统中，使用11 μh（100）在744043101 mhz时。
l （μh） 和部件号 碳 （微f） 最大spi sclk （mhz） max spi sclk set by min spi sclk 最大 rs-485/ rs-422 电缆长度 （m）
100 (744043101) 3.3 5.2 系统传播延迟 2.6兆赫 10
1000 (76877530) 4.7 2.4 电感器srf 700千赫 60
2200 (7687714222) 10 1.2 电感器srf 350千赫 >100
如果使用更大的电感，例如2200 μh，则需要在网络中增加电容和电阻来抑制系统谐振。附加组件为蓝色，标记为 r潮湿（1 kω） 和 c潮湿（47 μf），见图9。
图9.为更大的电感和电容滤波器添加额外的系统阻尼。
实验设置
图10显示了adi公司的有线cbm评估平台，以下简称先锋1。该系统使用本文第 485 部分中介绍的 spi 至 rs-422/rs-1 设计解决方案。pioneer 1还包括adcmxl3021宽带宽、低噪声、三轴mems加速度计，该加速度计将高性能与各种信号处理相结合，以简化cbm系统中智能传感器节点的开发。spi 至 rs-485/rs-422 从机将 adcmxl3021 spi 输出扩展回主控制器 10 m 以上，用于振动数据分析。spi 至 rs-485 设计使用幻象功率 100 μh 电感器和 3.3 μf 电容，以最大限度地减小从接口解决方案的尺寸，其尺寸为 26 mm × 28 mm（不包括接口连接器）。
图 10.先锋1有线状态监测评估系统。
幻象电源线上的交流数据波形
图11和表4描述了在spi主机和从机以及rs-485/rs-422差分电压总线上测量的电压。这些电压是使用图10中的示例应用设置测量的。模拟信号1（黄色）和2（蓝色）是在spi从输出端测量的miso信号（紫色）的差分总线电压表示。数字信号4（黄色）显示了在主控制器采样的miso。spi主站的miso信号与spi从站miso的极性和相位相匹配，传播延迟很小。
图 11.在spi主机和从机以及rs-422差分电压总线上测量的电压。
参数 对封装大小的影响
2 数字（红色） adcmxl3021 忙于在主站测量
3 数字（橙色） adcmxl3021 mosi 在主站测量
4 数字（黄色） adcmxl3021 味噌在主站测量
5 数字（绿色） adcmxl3021 标准数据终端测量
6 数字（蓝色） adcmxl3021 cs 作为主设备测量
3 模拟（紫色） adcmxl3021 从站测得的味噌
2 模拟（蓝色） rs-422 z引脚总线电压状态对应miso;差分 y 到 z 对应于 3 个模拟（紫色）和 4 个数字（黄色）
1 个模拟（黄色） rs-422 y引脚总线电压状态对应miso;差分 y 到 z 对应于 3 个模拟（紫色）和 4 个数字（黄色）
幻象电源线上的直流正确性
图12显示了adcmxl3021的正常模式，其中包括一个spi协议，该协议在miso上发送16位数据突发，然后是失速周期（最小16 μs），然后是另一个16位数据突发。
图 12.幻象电源线上的直流正确性。
在幻象电源网络中，使用100 μh电感和3.3 μf电容：
在帧结束时（eof），rs-485/rs-422总线电压衰减回稳定的直流状态。
失速周期直流稳态需要为422 mv>差分电压rs-500 b-a，这反映了adcmxl3021 miso高阻态，并确保adm0e收发器输出端的逻辑为4168。如果使用500 ω电阻，则可以保证这种空闲状态的正确性，如图4滤波电路所示。
然后，帧的下一个开始（sof）将从低电平正确过渡到高电平，或者保持低电平，具体取决于adcmxl3021的miso数据输出。
失速周期rs-485/rs-422总线稳态未与spi sclk边沿对齐，因此随机噪声不会影响该时间段内的spi miso数据采样。
在幻象电源网络中，使用1000 μh电感和4.7 μf电容：
eof、失速周期和sof遵循adcmxl3021 miso输出，总线电压电平在失速期间不会衰减回500 mv最小直流稳态。可能会出现一些电压电平衰减，但不会达到500 mv电平。
有线评估解决方案
adi公司开发了pioneer 1有线系统评估解决方案，以支持adcmxl3021三轴mems加速度计。如本维基指南所述，先锋1评估套件还可以借助维基指南中描述的扩展板支持表5中所示的mems器件。
部分 噪声密度（微克/√赫兹) 范围（g） 带宽（赫兹） # 轴
adcmxl3021 26 50 10000 3
adxl357 80 10, 20, 40 1000 3
adxl372 200 3200 3
adxl355 20 2, 4, 8 1000 3
adxl313 250 0.5, 1, 2, 4 1600 3
adxl363 550 2, 4, 8 200 3
adxl375 200 1600 3
adxl362 175 2, 4, 8 200 3
adxl345 420 2, 4, 8, 16 1600 3
adxl350 1, 2, 4, 8 1600 3
adxl343 不 2, 4, 8, 16 1600 3
adxl312 340 1.5, 3, 6, 12 1600 3
便携式水中生物毒性检测仪的检测原理说明
一文带你了解工业视觉中的白平衡
LG Display智能手表AMOLED显示器全球市场份额达41.4%
晶圆级CSP的元件的重新贴装及底部填充
浅谈电动汽车电机控制器技术
SPI至RS-422/RS-1设计解决方案的详细物理层设计注意事项
可编程直流稳压电源如何保养维护？
OPPO Reno标准版正式开启预售该机支持VOOC闪充3.0
STM32单片机内部FLASH的编程和擦除操作
如何使用光纤作为隔离式电流传感器
A.O.史密斯公益助力“最美婚纱照”主人公的温暖新家
苹果13.3.1 Beta 1新系统体验，续航方面略有提升
保护三线制模拟输出
无人机如何开启禁毒执法
小米称松果将继续专注手机SoC芯片和AI芯片研发
断相保护的分类_断相保护的运行因素
基于MT8870DE的电话电路
支持内存最大容量
浅谈PLC在智能装置自动测试系统的研究和应用
基于瑞萨R7FA2E1A72DFL MCU制作双机位切换的USB HUB