共射极放大电路设计步骤
一 npn和pnp晶体管
晶体管有npn和pnp两种类型。上篇展示的电路都是npn晶体管搭建的放大电路。使用pnp晶体管搭建电路，因为电流流动方向相反，所以偏置电压方向也要反过来，因此将电源和gnd进行交换。如下是使用pnp晶体管搭建的两种放大电路。
二 设计一个共射极放大电路
让我们基于如下产品需求设计一个共射ji极放大电路：
电压增益：3倍
最大输出电压：6vpp
频率特性：暂不考虑
输入输出阻抗：暂不考虑
第一步：确定电源电压v2
基于最大输出电压，选择电源电压v2。为了获得不失真的6vpp，电源电压必须比信号最大电压高。同时要考虑，为了使发射极有电流流过，在发射极上需要有电压。因此电源电压要大于信号电压+发射极电压的和。
而对发射极来说，我们期望它的电压在2v以上。因为虽然vbe≈0.6v，不过它有个温度特性，元件温度每升高一度，vbe减小2.5mv。这样的话，随着电路工作时间变长，vbe的电压会减小，导致ve的电压会减小。因此我们期望re的直流电压在2v以上。
基于以上的考虑，电源电压v2应该在8v以上。我们选择15作为v2的输出电压。
第二步：选择晶体管
晶体管的特性决定了放大电路的最终性能（噪声、高频特性等）。另外晶体管的最大额定电压不能超过放大电路要求的。例如如果我们选择电源（v2）是15v，，那么在集电极和基极之间、集电极和发射极之间有可能施加最大15v的电压，因此选择晶体管时，vcbo和vceo要大于15v。如下是rohm的2sc2414k的spec，我们选择它设计放大电路。
第三步：确定发射极工作电流
在确定发射极电流之前，先介绍一个参数ft。在上面的spec中出现。它是晶体管的特征频率，表示交流电流放大系数为1时的频率。它的值和发射极电流有关联。如下图。如果希望用此晶体管设计的放大电路频率特性最好，必须是ie=30ma。
另外，放大电路的噪声也和发射极电流有关。需要注意的是，同一颗晶体管频率特性最好的ie和噪声特性最好的ie是不一样的。
如果放大电路对频率和噪声没有严格要求，那么ie取值范围就比较宽松了，只要不大于spec定义的最大额定电路150ma（下图）即可。
我们取ie=1ma，方便后续计算。
第四步：确定集电极电阻和发射极电阻
前一篇提到此放大电路的放大倍数是由集电极电阻和发射极电阻的比值决定的。因此如果av=3，则r3:r4=3。
前面也提到我们设定ve=2v，
因此得到r4=ve/ie=2v/1ma=2kr
r3=av x r4=6kr
vce=vc-ve=v2 - ic x r3 - ie x r4 =15v - 1ma x 6kr -1ma x 2kr=7v
同时得到晶体管的集电极损耗pc为
pc=vce x ie =4v x 1ma =4mw
它低于元件spec定义的pd=200mw最大值。
另外，集电极电阻r3的取值也会影响输出波形。如果r3取值太大，在其自身的压降变大，集电极电位下降，在输出大振幅信号时，输出波形的下侧会失真。最好是将集电极电位设置在v2和ve的中点。
注：v2的电压会影响ve电压和ie。如果v2不是15v，例如是12v，则ve不是2v，ie也不是1ma。
第五步：确定基极偏置电路
因为已经设定ve=2v，又因为vbe=0.6v，因此vb=2.6v。
vb的电压是由r1和r2分压得到。如果vb，也即r2上的分压为2.6v，那么r1上的压降为v2-vb=12.4v。
这颗晶体管的hfe在120~390之间，取个中间值hfe=200，那么基极电流大约在5ua。我们希望流过r1和r2的电流比基极电流大的多（10倍以上就可以），因此设定流过r1的电流是100ua，那么就可以得到r1和r2的阻值
r1=12.4v/100ua=124kr
r2=2.6v/100ua=26kr
不过这两个电阻在电阻系列中不多见（e24系统数列），选择和它俩比值一样的另一组电阻100kr和22kr。不改变r1和r2的比值，是因为比值变了，vb就会变。
通过以上几步，电路的基本框架就搭出来了。
如下图是电路和它的各个直流电压和电流，与计算基本一致。
信号放大比例是3倍
第六步：耦合电容c1和c2的选择
c1和c2的作用是将基极/集电极的直流电压挡住，只让交流信号输入/输出。c1和电路的输入阻抗、c2和负载分别组成高通滤波器。
输入阻抗是r1和r2的并联，因为从交流信号的角度，电源和地是一样的，又因为基极电流非常小，可以认为晶体管本身的输入阻抗非常大，因此输入阻抗是r1和r2的并联。输出阻抗是由c2和rl构成。
当c1和c2取值太小时，会导致截止频率太高，在滤波效果上使低频信号难于通过，此处选择c1=c2=10uf
输入端的高通滤波器截止频率fc为：
第七步：电源去耦电容c3和c4的选择
c3和c4是电源的去耦电容，降低电源和gnd之间的交流阻抗，也称为旁路电容。如果没有这些电容存在，电路的交流特性会变差，严重时电路会产生振荡。
电容的阻抗值是1/2πfc，信号频率越高，阻抗越低。现实中，由于电容结构中寄生电感的影响，当超过某一频率时，电容阻抗反而会上升。如下图三种不同容值的电容，它们各自的阻抗曲线。
在电源设计时，并联容值大小不同的电容，使整个电源网络对gnd的交流阻抗在一定的频率段内都比较小。具体的频率范围，可以看负载端的需求。以ti的soc j6为例，它的spec中对200mhz以内的电源网络交流阻抗有明确要求。
将这三颗电容并联之后的阻抗曲线如下：可以看到在很宽的频率范围内都下降了。小容值电容要布置在电源附近。否则寄生电感变大，影响阻抗和滤波效果。
至此，一个基本的共射极放大电路就搭建好了。
最新2018光伏系统非典型性问题汇总
节省基站功耗的低压差(0V)稳压器
DPU技术发展及落地实战
【涨姿势】了解ESD标准在汽车电子设计中的重要性
图解路由器处理报文过程
共射极放大电路设计步骤
MAX+PLUSⅡ符号库特殊图元如何使用
基于SLA/QoS保障、切片运维运营核心能力
七彩虹SL300SpringL.E春季限量版SSD评测 读写速度已经是中高端SSD的水准了
智慧旅游发展日渐升温，5G的作用愈加凸显
e络盟扩大库存,可提供8万余种连接器及电缆产品
英特尔无线蓝牙设备无法启动代码10
AT89C52单片机的调频台控制设计
移动5G毫米波在哪个频段
Google Ads为外贸企业打造高效推广方式，助力跨境电商品牌出海
32位MCU专业的解决方案有哪些-新唐MCU想你所需！
数据中心可视化合集，解锁机房运维新境界
为什么接线端子会出现不断的高溫情况
华为magic手机“充电”造假：微博上数码爱好者激烈辩论
picoChip公布了高效能picoChip组件
晶体管有npn和pnp两种类型。上篇展示的电路都是npn晶体管搭建的放大电路。使用pnp晶体管搭建电路，因为电流流动方向相反，所以偏置电压方向也要反过来，因此将电源和gnd进行交换。如下是使用pnp晶体管搭建的两种放大电路。
二 设计一个共射极放大电路
让我们基于如下产品需求设计一个共射ji极放大电路：
电压增益：3倍
最大输出电压：6vpp
频率特性：暂不考虑
输入输出阻抗：暂不考虑
第一步：确定电源电压v2
基于最大输出电压，选择电源电压v2。为了获得不失真的6vpp，电源电压必须比信号最大电压高。同时要考虑，为了使发射极有电流流过，在发射极上需要有电压。因此电源电压要大于信号电压+发射极电压的和。
而对发射极来说，我们期望它的电压在2v以上。因为虽然vbe≈0.6v，不过它有个温度特性，元件温度每升高一度，vbe减小2.5mv。这样的话，随着电路工作时间变长，vbe的电压会减小，导致ve的电压会减小。因此我们期望re的直流电压在2v以上。
基于以上的考虑，电源电压v2应该在8v以上。我们选择15作为v2的输出电压。
第二步：选择晶体管
晶体管的特性决定了放大电路的最终性能（噪声、高频特性等）。另外晶体管的最大额定电压不能超过放大电路要求的。例如如果我们选择电源（v2）是15v，，那么在集电极和基极之间、集电极和发射极之间有可能施加最大15v的电压，因此选择晶体管时，vcbo和vceo要大于15v。如下是rohm的2sc2414k的spec，我们选择它设计放大电路。
第三步：确定发射极工作电流
在确定发射极电流之前，先介绍一个参数ft。在上面的spec中出现。它是晶体管的特征频率，表示交流电流放大系数为1时的频率。它的值和发射极电流有关联。如下图。如果希望用此晶体管设计的放大电路频率特性最好，必须是ie=30ma。
另外，放大电路的噪声也和发射极电流有关。需要注意的是，同一颗晶体管频率特性最好的ie和噪声特性最好的ie是不一样的。
如果放大电路对频率和噪声没有严格要求，那么ie取值范围就比较宽松了，只要不大于spec定义的最大额定电路150ma（下图）即可。
我们取ie=1ma，方便后续计算。
第四步：确定集电极电阻和发射极电阻
前一篇提到此放大电路的放大倍数是由集电极电阻和发射极电阻的比值决定的。因此如果av=3，则r3:r4=3。
前面也提到我们设定ve=2v，
因此得到r4=ve/ie=2v/1ma=2kr
r3=av x r4=6kr
vce=vc-ve=v2 - ic x r3 - ie x r4 =15v - 1ma x 6kr -1ma x 2kr=7v
同时得到晶体管的集电极损耗pc为
pc=vce x ie =4v x 1ma =4mw
它低于元件spec定义的pd=200mw最大值。
另外，集电极电阻r3的取值也会影响输出波形。如果r3取值太大，在其自身的压降变大，集电极电位下降，在输出大振幅信号时，输出波形的下侧会失真。最好是将集电极电位设置在v2和ve的中点。
注：v2的电压会影响ve电压和ie。如果v2不是15v，例如是12v，则ve不是2v，ie也不是1ma。
第五步：确定基极偏置电路
因为已经设定ve=2v，又因为vbe=0.6v，因此vb=2.6v。
vb的电压是由r1和r2分压得到。如果vb，也即r2上的分压为2.6v，那么r1上的压降为v2-vb=12.4v。
这颗晶体管的hfe在120~390之间，取个中间值hfe=200，那么基极电流大约在5ua。我们希望流过r1和r2的电流比基极电流大的多（10倍以上就可以），因此设定流过r1的电流是100ua，那么就可以得到r1和r2的阻值
r1=12.4v/100ua=124kr
r2=2.6v/100ua=26kr
不过这两个电阻在电阻系列中不多见（e24系统数列），选择和它俩比值一样的另一组电阻100kr和22kr。不改变r1和r2的比值，是因为比值变了，vb就会变。
通过以上几步，电路的基本框架就搭出来了。
如下图是电路和它的各个直流电压和电流，与计算基本一致。
信号放大比例是3倍
第六步：耦合电容c1和c2的选择
c1和c2的作用是将基极/集电极的直流电压挡住，只让交流信号输入/输出。c1和电路的输入阻抗、c2和负载分别组成高通滤波器。
输入阻抗是r1和r2的并联，因为从交流信号的角度，电源和地是一样的，又因为基极电流非常小，可以认为晶体管本身的输入阻抗非常大，因此输入阻抗是r1和r2的并联。输出阻抗是由c2和rl构成。
当c1和c2取值太小时，会导致截止频率太高，在滤波效果上使低频信号难于通过，此处选择c1=c2=10uf
输入端的高通滤波器截止频率fc为：
第七步：电源去耦电容c3和c4的选择
c3和c4是电源的去耦电容，降低电源和gnd之间的交流阻抗，也称为旁路电容。如果没有这些电容存在，电路的交流特性会变差，严重时电路会产生振荡。
电容的阻抗值是1/2πfc，信号频率越高，阻抗越低。现实中，由于电容结构中寄生电感的影响，当超过某一频率时，电容阻抗反而会上升。如下图三种不同容值的电容，它们各自的阻抗曲线。
在电源设计时，并联容值大小不同的电容，使整个电源网络对gnd的交流阻抗在一定的频率段内都比较小。具体的频率范围，可以看负载端的需求。以ti的soc j6为例，它的spec中对200mhz以内的电源网络交流阻抗有明确要求。
将这三颗电容并联之后的阻抗曲线如下：可以看到在很宽的频率范围内都下降了。小容值电容要布置在电源附近。否则寄生电感变大，影响阻抗和滤波效果。
至此，一个基本的共射极放大电路就搭建好了。
最新2018光伏系统非典型性问题汇总
节省基站功耗的低压差(0V)稳压器
DPU技术发展及落地实战
【涨姿势】了解ESD标准在汽车电子设计中的重要性
图解路由器处理报文过程
共射极放大电路设计步骤
MAX+PLUSⅡ符号库特殊图元如何使用
基于SLA/QoS保障、切片运维运营核心能力
七彩虹SL300SpringL.E春季限量版SSD评测 读写速度已经是中高端SSD的水准了
智慧旅游发展日渐升温，5G的作用愈加凸显
e络盟扩大库存,可提供8万余种连接器及电缆产品
英特尔无线蓝牙设备无法启动代码10
AT89C52单片机的调频台控制设计
移动5G毫米波在哪个频段
Google Ads为外贸企业打造高效推广方式，助力跨境电商品牌出海
32位MCU专业的解决方案有哪些-新唐MCU想你所需！
数据中心可视化合集，解锁机房运维新境界
为什么接线端子会出现不断的高溫情况
华为magic手机“充电”造假：微博上数码爱好者激烈辩论
picoChip公布了高效能picoChip组件