cpu晶体管如何放进去的
cpu为什么需要那么多晶体管
cpu里执行指令计算的是最基本的功能，在这里面，复杂指令机不同的指令分解开了就是一系列微命令，精简指令大多都是直接电路执行。这些不仅仅是执行存回这么简单的过程，而是执行步骤每一步都有不同功能电路配合，例如：取指、执行、发射、回写。就单单一步里，例如取指，就要涉及ir、dr、ar、pc模块。每一个模块都是一个小功能，所以要涉及的晶体管特别多。不过这些都是最基本的功能，一个大一学生都可以用verilog写出来。
还有一个就是缓存，在芯片图里，很大一部分都是缓存面积，基本快达到core的面积。
其实麻烦的在于指令并行技术，分支预测、多流水线、防止数据和结构冲突、发射顺序等等功能，其中分支预测就是一个较大的模块，也是一个现代处理器提速不可少的模块。要实现指令记录缓存和分析，并且预测下一条指令的行为并且提前做好最大可能的工作，看吧，是不是有种蛮人工智能感觉，每一步指令小步都需要一个寄存器来预防数据冲突等，这些都是开销。这里耗费的晶体管数量也是很可观的。
更复杂的就是多核、多核并行问题、各种新技术，都是晶体管需求量翻倍的技术。
cpu晶体管如何放进去的 主流的英特尔处理器会有20亿个晶体管，高端产品可以达到60亿个，一个个的链接方法不现实，所以我们采用光刻蚀技术。
光刻蚀过程就是使用一定波长的光在感光层中刻出相应的刻痕，由此改变该处材料的化学特性。这项技术对于所用光的波长要求极为严格，需要使用短波长的紫外线和大曲率的透镜。刻蚀过程还会受到晶圆上的污点的影响。每一步刻蚀都是一个复杂而精细的过程。设计每一步过程的所需要的数据量都可以用10gb的单位来计量，而且制造每块处理器所需要的刻蚀步骤都超过20步（每一步进行一层刻蚀）。而且每一层刻蚀的图纸如果放大许多倍的话，可以和整个纽约市外加郊区范围的地图相比，甚至还要复杂。
当这些刻蚀工作全部完成之后，晶圆被翻转过来。短波长光线透过石英模板上镂空的刻痕照射到晶圆的感光层上，然后撤掉光线和模板。通过化学方法除去暴露在外边的感光层物质，而二氧化硅马上在陋空位置的下方生成。
在残留的感光层物质被去除之后，剩下的就是充满的沟壑的二氧化硅层以及暴露出来的在该层下方的硅层。这一步之后，另一个二氧化硅层制作完成。然后，加入另一个带有感光层的多晶硅层。多晶硅是门电路的另一种类型。由于此处使用到了金属原料（因此称作金属氧化物半导体），多晶硅允许在晶体管队列端口电压起作用之前建立门电路。感光层同时还要被短波长光线透过掩模刻蚀。再经过一部刻蚀，所需的全部门电路就已经基本成型了。然后，要对暴露在外的硅层通过化学方式进行离子轰击，此处的目的是生成n沟道或p沟道。这个掺杂过程创建了全部的晶体管及彼此间的电路连接，没个晶体管都有输入端和输出端，两端之间被称作端口。
光刻技术解析 关于那么多晶体管是怎么弄上去的，实际最本质的还是光刻技术。所以接下来小编详细的跟大家介绍一下光刻技术：
1、首先我们知道，光刻的大致流程是，一个晶圆（wafer）（通常直径为300mm）上涂一层光刻胶，然后光线经过一个已经刻有电路图案（pattern）的掩膜版（mask or reticle）照射到晶圆上，晶圆上的光刻胶部分感光（对应有图案的部分），接着做后续的溶解光刻胶、蚀刻晶圆等处理。然后再涂一层光刻胶，重复上述步骤几十次，以达到所需要求；
2、简化结构请看下图。掩膜版和晶圆各自安装在一个运动平台上（reticle stage and wafer stage）。光刻时，两者运动到规定的位置，光源打开。光线通过掩膜版后，经过透镜，该透镜能够将电路图案缩小至原来的四分之一，然后投射到晶圆上，使光刻胶部分感光。
3、一块晶圆上有很多die，每一个die上都刻有相同的电路图案，即一块晶圆可以出产很多芯片。一个die典型的尺寸是26×32mm。光刻机主要有两种，一种叫做stepper，即掩膜版和晶圆上的某一个die运动到位后，光源开、闭，完成一次光刻，然后晶圆运动使得下一个die到位，再进行一次光刻，依此类推。而另一种光刻机叫做scanner，即光线被限制在一条缝的区域内，光刻时，掩膜版和晶圆同时运动，使光线以扫描的方式扫过一个die的区域，从而将电路图案刻在晶圆上（见下图（b））。scanner比stepper的优势在于，可以提供更大的die的尺寸。
其原因在于，对于一个固定尺寸的圆透镜，比如直径32mm的圆（指投射后的区域大小），其允许透过的光线的区域尺寸是受限的。若采用stepper的step-and-expose方式进行光刻，一个die的区域必须能被包含在直径32mm的圆中，因此能获得的最大的die的尺寸为22×22mm；若采用scanner的step-and-scan方式，透镜能够提供的矩形区域长度可以到26mm（26×8mm）甚至更长，将光缝设置为这个尺寸，使用扫描的方式便可以获得26×lmm的区域（l为扫描长度）。区域示意见下图（a）。同样的透镜在stepper下可以实现更大区域的意义在于，当你需要生产尺寸较大的芯片的时候，换一个更大的透镜的费用是昂贵的。
4、scanner的step-and-scan过程的示意图如下：
5、为了使每层的电路相互之间不发生干涉，需要对上下平台进行精密运动控制。扫描时上下平台应处于匀速运动阶段。目前最小的层叠误差小于2nm（单个机器内）或3nm（不同机器间）。
6、 光源的波长一般为365、248、193、157甚至13.5 nm（euv， extreme ultraviolet）。因为光刻过程受到衍射限制，光源波长越小，能够做出的芯片尺寸就越小。
7、在透镜和晶圆之间加入折射率大于1的液体（如水），可以减小光线波长，从而提高na（数值孔径）和分辨率。这种光刻机叫浸润式（immersion）光刻机。
8、 世界上做高端光刻机的厂家主要有asml、nikon和canon。佳能大概已经不行了。nikon每年开个会叫做lithovision。
洗衣机巨头们争先抢占高端市场，下半场的战役已经打响
亚马逊、苹果、谷歌和Zigbee联盟联手制定智能家居新标准
自动驾驶：“新鲜送达餐桌”的使命，由科技来完成
Spectrum仪器为高性能应用配备Julia工具包，开创行业先河
连锁店集中监控系统的设计及方案应用分析
cpu晶体管如何放进去的
数字IC的设计流程及验证方法介绍
华为云 ROMA Connect 行业生态联盟成立，携手共建行业软件合作新生态
与现代传感器接口：轮询 ADC 驱动器
一种适合于工业-4.0应用的解决方案
外媒：特斯拉寻求以360亿美元的资金买入比亚迪20%股份
整顿互联网巨头垄断,国家开始出手了!
Artix 7系列设备功能的高级介绍
小米7现身地铁：刘海屏+竖向双摄+玻璃机身，快来看看
在构建下一代Wi-Fi 6E设备时必须考虑的问题和挑战以及测试解决方案
以国家安全为名，澳大利亚或将发出华为5G禁令
5G建设中，深化共建共享必将大幅降低投资
ThinkSystem DM7000是一款可扩展 统一的全闪存中端存储系统
华为P10最新消息：余承东反思华为P10闪存门事件，深刻反省迅速改进！还值得信赖吗？
关于电感型传感器的特点及应用介绍
还有一个就是缓存，在芯片图里，很大一部分都是缓存面积，基本快达到core的面积。
其实麻烦的在于指令并行技术，分支预测、多流水线、防止数据和结构冲突、发射顺序等等功能，其中分支预测就是一个较大的模块，也是一个现代处理器提速不可少的模块。要实现指令记录缓存和分析，并且预测下一条指令的行为并且提前做好最大可能的工作，看吧，是不是有种蛮人工智能感觉，每一步指令小步都需要一个寄存器来预防数据冲突等，这些都是开销。这里耗费的晶体管数量也是很可观的。
更复杂的就是多核、多核并行问题、各种新技术，都是晶体管需求量翻倍的技术。
cpu晶体管如何放进去的 主流的英特尔处理器会有20亿个晶体管，高端产品可以达到60亿个，一个个的链接方法不现实，所以我们采用光刻蚀技术。
光刻蚀过程就是使用一定波长的光在感光层中刻出相应的刻痕，由此改变该处材料的化学特性。这项技术对于所用光的波长要求极为严格，需要使用短波长的紫外线和大曲率的透镜。刻蚀过程还会受到晶圆上的污点的影响。每一步刻蚀都是一个复杂而精细的过程。设计每一步过程的所需要的数据量都可以用10gb的单位来计量，而且制造每块处理器所需要的刻蚀步骤都超过20步（每一步进行一层刻蚀）。而且每一层刻蚀的图纸如果放大许多倍的话，可以和整个纽约市外加郊区范围的地图相比，甚至还要复杂。
当这些刻蚀工作全部完成之后，晶圆被翻转过来。短波长光线透过石英模板上镂空的刻痕照射到晶圆的感光层上，然后撤掉光线和模板。通过化学方法除去暴露在外边的感光层物质，而二氧化硅马上在陋空位置的下方生成。
在残留的感光层物质被去除之后，剩下的就是充满的沟壑的二氧化硅层以及暴露出来的在该层下方的硅层。这一步之后，另一个二氧化硅层制作完成。然后，加入另一个带有感光层的多晶硅层。多晶硅是门电路的另一种类型。由于此处使用到了金属原料（因此称作金属氧化物半导体），多晶硅允许在晶体管队列端口电压起作用之前建立门电路。感光层同时还要被短波长光线透过掩模刻蚀。再经过一部刻蚀，所需的全部门电路就已经基本成型了。然后，要对暴露在外的硅层通过化学方式进行离子轰击，此处的目的是生成n沟道或p沟道。这个掺杂过程创建了全部的晶体管及彼此间的电路连接，没个晶体管都有输入端和输出端，两端之间被称作端口。
光刻技术解析 关于那么多晶体管是怎么弄上去的，实际最本质的还是光刻技术。所以接下来小编详细的跟大家介绍一下光刻技术：
1、首先我们知道，光刻的大致流程是，一个晶圆（wafer）（通常直径为300mm）上涂一层光刻胶，然后光线经过一个已经刻有电路图案（pattern）的掩膜版（mask or reticle）照射到晶圆上，晶圆上的光刻胶部分感光（对应有图案的部分），接着做后续的溶解光刻胶、蚀刻晶圆等处理。然后再涂一层光刻胶，重复上述步骤几十次，以达到所需要求；
2、简化结构请看下图。掩膜版和晶圆各自安装在一个运动平台上（reticle stage and wafer stage）。光刻时，两者运动到规定的位置，光源打开。光线通过掩膜版后，经过透镜，该透镜能够将电路图案缩小至原来的四分之一，然后投射到晶圆上，使光刻胶部分感光。
3、一块晶圆上有很多die，每一个die上都刻有相同的电路图案，即一块晶圆可以出产很多芯片。一个die典型的尺寸是26×32mm。光刻机主要有两种，一种叫做stepper，即掩膜版和晶圆上的某一个die运动到位后，光源开、闭，完成一次光刻，然后晶圆运动使得下一个die到位，再进行一次光刻，依此类推。而另一种光刻机叫做scanner，即光线被限制在一条缝的区域内，光刻时，掩膜版和晶圆同时运动，使光线以扫描的方式扫过一个die的区域，从而将电路图案刻在晶圆上（见下图（b））。scanner比stepper的优势在于，可以提供更大的die的尺寸。
其原因在于，对于一个固定尺寸的圆透镜，比如直径32mm的圆（指投射后的区域大小），其允许透过的光线的区域尺寸是受限的。若采用stepper的step-and-expose方式进行光刻，一个die的区域必须能被包含在直径32mm的圆中，因此能获得的最大的die的尺寸为22×22mm；若采用scanner的step-and-scan方式，透镜能够提供的矩形区域长度可以到26mm（26×8mm）甚至更长，将光缝设置为这个尺寸，使用扫描的方式便可以获得26×lmm的区域（l为扫描长度）。区域示意见下图（a）。同样的透镜在stepper下可以实现更大区域的意义在于，当你需要生产尺寸较大的芯片的时候，换一个更大的透镜的费用是昂贵的。
4、scanner的step-and-scan过程的示意图如下：
5、为了使每层的电路相互之间不发生干涉，需要对上下平台进行精密运动控制。扫描时上下平台应处于匀速运动阶段。目前最小的层叠误差小于2nm（单个机器内）或3nm（不同机器间）。
6、 光源的波长一般为365、248、193、157甚至13.5 nm（euv， extreme ultraviolet）。因为光刻过程受到衍射限制，光源波长越小，能够做出的芯片尺寸就越小。
7、在透镜和晶圆之间加入折射率大于1的液体（如水），可以减小光线波长，从而提高na（数值孔径）和分辨率。这种光刻机叫浸润式（immersion）光刻机。
8、 世界上做高端光刻机的厂家主要有asml、nikon和canon。佳能大概已经不行了。nikon每年开个会叫做lithovision。
洗衣机巨头们争先抢占高端市场，下半场的战役已经打响
亚马逊、苹果、谷歌和Zigbee联盟联手制定智能家居新标准
自动驾驶：“新鲜送达餐桌”的使命，由科技来完成
Spectrum仪器为高性能应用配备Julia工具包，开创行业先河
连锁店集中监控系统的设计及方案应用分析
cpu晶体管如何放进去的
数字IC的设计流程及验证方法介绍
华为云 ROMA Connect 行业生态联盟成立，携手共建行业软件合作新生态
与现代传感器接口：轮询 ADC 驱动器
一种适合于工业-4.0应用的解决方案
外媒：特斯拉寻求以360亿美元的资金买入比亚迪20%股份
整顿互联网巨头垄断,国家开始出手了!
Artix 7系列设备功能的高级介绍
小米7现身地铁：刘海屏+竖向双摄+玻璃机身，快来看看
在构建下一代Wi-Fi 6E设备时必须考虑的问题和挑战以及测试解决方案
以国家安全为名，澳大利亚或将发出华为5G禁令
5G建设中，深化共建共享必将大幅降低投资
ThinkSystem DM7000是一款可扩展 统一的全闪存中端存储系统
华为P10最新消息：余承东反思华为P10闪存门事件，深刻反省迅速改进！还值得信赖吗？
关于电感型传感器的特点及应用介绍