基于PCI Express总线实现多功能视频处理系统的设计
视频采集系统在工业领域应用广泛，随着多媒体技术的快速发展，对视频采集、处理和传输性能的要求也不断提高，如高采集速度、低功耗、抗干扰性、实时性及扩展性等。这里提出了以virtex-5为核心，由adv7188为视频解码器，pciexpress为传输总线组成的集视频采集、压缩、传输于一体的多功能视频处理系统。该系统能够实现实时海量传输多路数字视频。virtex-6支持的pci express的×1通道的传输率已达3．2gb／s。
由于该系统设计体积小、功耗低且满足工况要求，可应用于公共场合、工厂和井下作业等需多点远距离监控环境较恶劣场所。
1 pci express总线简介
pci express是一种主流的串行标准，它是2002年问世的第三代i／o互联技术，为从pci到pcix提供了一条升级路径。pci express是pc产业的标准互联技术，具有可升级能力，可扩展的功能集，很强的市场适应能力和低成本等特性。其高速串行标准能以每条通道2．5 gb／s的线速进行双向通信，分层数据包的架构有助于模块化设计。通过更简单的升级就能实现带宽增强（高达80 gb）——1、2、4、8、16和32条通道。pci express的先进功能，比如可靠性、电源管理和热插拔，借助虚拟通道、业务等级和服务质量（qos）等特性支持下一代三维／多媒体业务。
2 系统硬件设计
该系统设计采用视频解码器+fpga，其功能是接收pal等制式模拟视频信号，转换为满足itu-r bu．656格式的数字信号，将多路视频打包，经pci express总线传输到计算机。
这里采用adv7188来采集pal制式的视频信号，videx-5的i2c总线控制器通过i2c总线来对其进行配置和控制。选用virtex-5系列中的xc5-vfx30t，此器件具有强大的处理能力和丰富的外部设备接口，能满足各种不同应用环境的控制与图像输出需要。virtex-5器件具有视频处理ip核，可以按照使用要求配置，同时具有pci express、ppc440等ip核，ppc440在667mhz的时钟主频下，数字处理能力可达到1600dmi／s，内部具有256 kb的sram。virtex-5具有2条i2c接口，多达8条（32 bit）具有主控器的外设总线接口，支持外部、内部和内存间的dma方式，2条10／100／100 mb／s半或全双工以太网接口，图1为该系统设计硬件原理框图。
3 主要组成部分的原理实现
3．1 视频采集处理电路
3．1．1 视频解码器选型
在选择视频解码器时，主要考虑功能、性能、尺寸、性价比及低功耗等方面，故选择了adv7188型视频解码器件。该器件具有以下特性：
可以自动检测到ntsc-m／j／4．43，pal-m／n／b／g／h／i／d和secam制式信号的输入；单一时钟28．636 36 mhz；4路模拟视频12位ad采集；5线自适应梳状滤波；降低数字噪声；集成有自适应白电平峰值的自动增益控制器；具有锁定较弱的、噪声和不稳定视频源的设计；12路模拟输入通道；输入视频信号幅度，为0．5～1．5 v；在没有输入视频信号情况下可以自行产生行场同步信号；亮度带宽边缘增强是可编程的；色调、对比度、亮度、饱和度可编程；ycbcr以20／16／10／8位4：2：2形式输出；支持工业标准的i2c接口；电源为+3．3 v，1．8 v；下电模式；采用80引脚，无铅的lqfp封装；工作温度为-40～+85℃。
3．1．2 视频采集电路工作原理
视频采集电路是以为adv7188为核心，采集多路的pal、ntsc或secam制式模拟视频信号，具有增强较弱的模拟视频信号，可进行降噪处理和提高数字视频信号质量的功能。ad7188的详细电路可参见adv7188的器件手册。由于adv7188对电源要求较高，该系统设计对电源进行隔离、去耦、低频滤波等处理。为了广泛应用，这里采用频率为28．636 36 mhz的石英晶体谐振器，频差为±20 ppm。图2为视频平装的晶振电路。
根据pcb布线，cstray通常为2～3pf，adv7188器件管脚到电源地的电容值cpg为4 pf，石英晶体谐振器的负载电容cload为15 pf。由c1= c2=2（cload-cstray）-cpg可计算出c1和c2的电容值为24 pf，按照e12系列的优选值，选取电容值为22pf。
设计中利用adv7188的下电模式，当此片没有模拟视频输入或不需工作时，将其下电，其功耗将由工作时的0．6 w降到1 mw左右，能极大地减少系统待机功耗。
3．1．3 视频采集电路的配置
在fpga内设计i2c总线控制器，配置为和视频解码器i2c接口时钟一致的接口总线。通过fpga上电配置，达到对fpga内的fifo初始化，初始化数据为视频采集电路的配置数据，配置数据见表1。
表1 配置数据
3．2 fpga
3．2．1 fpga器件选型
fpga型号的选择主要基于以下方面考虑：具有pciexpress总线；通道不低于x8；具有嵌入式微处理器；合适的i／o管脚数和资源，支持所需的电平标准；具有较低的功耗；合适的性价比。
因此，选择xilinx公司的virtex-5系列的xc5vfx3-0t，封装为ff665 pci express总线；具有powerpc440嵌入微处理器。配置芯片选用容量为1 gb的cf卡。
3．2．2 fpga的性能和资源
1）时钟资源32条全局时钟总线，对整个器件上的所有资源进行时钟控制，且可以驱动逻辑信号；
2）时钟管理技术 时钟去歪斜、频率合成、相移和动态重配置等功能；
3）锁相环作为广谱频率的频率合成器，并且与cmt的dcm配合作为外部或内部时钟的抖动滤波器；
4）block ram 2 448 kb，可配置为ram、双口ram和fifo等，且其内容能够初始化；
5）可配置逻辑块 实现组合逻辑和时序逻辑的主要资源；
6）selectio资源 可支持种类繁多的标准接口。包括输出强度和斜率的可编程控制以及实现数控阻抗的片上终端；
7）selectio逻辑资源 包括组合输入／输出、三态输出控制、寄存输入／输出、寄存三态输出控制、ddr输入／输出和ddr输出三态控制；
8）高级selectio逻辑资源 输入串并转换和输出并串转换；
9）dsp逻辑片 64个550 mhz dsp48e slice，每个dp48e包括1个28x18的乘法器、1个加法器和1个累加器。利用xilinx ise的fpga edit也可观察fpga的内部结构。
3．3 数据缓存
由于pci express的总线波特率为2．5 gbps，远大于1路采集后的数字视频信号。当视频数据经并行总线传入fpga内，通过配置为异步输入输出的fifo进行数据缓存，提高总线使用效率。如果pci express总线为×1通道，pal制式视频转换为常用的8位4：2：0的yuv格式数字视频，按照pciexpress总线传输有效数据1．62 gb／s计算，理论上可以传输36路。
3．4 fci express接口实现
利用具有pci express的fpga来设计，选用xilinx公司的virtex-5 lxt系列的fpga，利用其内的pci express ip核进行设计，完成功能如下：用户接口的本地链路成帧接口；64位数据总线宽度与3位提醒总线；包化接口，带用于标记包的帧起始（sof）和帧结束（eof）；传输和接收方向用户接口的包中断特性；帧错误检测支持；多通道配置支持：×1、×2、×4和×8；这里通道配置为×1；每通道1．62 gb／s或更高的吞吐量；利用集成端点模块中的自动协商功能，可以在某些通道不能工作时使设计使用较低的带宽；物理层中使用的8b／10b解码和解码。此方案虽开发难度大、周期长，但具有外电路围简单，硬件成本低，设计灵活、集成度高且易升级等特点。其接口电路如图3所示。
3．5 时钟
本设计需要4个时钟信号，其中视频解码信号的时钟要求最高，时钟精度必须在±50 ppm以内，其次为pci express总线工作的时钟频率。在fpga内对时钟信号进行了dcm和pll处理，完成了对时钟信号的去歪斜、相移和频率合成等功能。
3．6 flash和ddrsdram
为使设计具有灵活性、扩展性和升级性，预留了flash和sdram来存储程序和运行程序，满足智能性和易于以太网远程控制等要求。
3．7 以太网接口电路
通过fpga+phy+变压器组成以太网接口电路，可以用此接口加载程序，也可用此接口和互联网连接。利用xilinx公司的fpga开发软件ise，通过fpga内ip核按照trimode ethemet mac进行。
3．8 dma传输
本设计采用dma方式进行数据内部传输。数字视频信号经并行总线传入fpga内，通过fifo进行数据缓存，经dma方式，通过pci express传给计算机。［page］
3．9 fpga配置方案
virtex-5的配置方案采用system ace（system advandced configuration eviroment）中的system ace cf（compactflash）。system ace使用cf存储卡保存数据，通过system ace控制器把数据配置到fpga中。system ace cf使用容量为1 gb的compaetflash卡，system ace cf是预制的配置方案，不需编写任何程序，只需简单的调试即可。此方案把旧的、用于调试的版本和新版本都装入到同一块cf卡中，缩短了研发周期，便于维修排故，同时把应用软件、产品附带的说明书等保存到此cf卡中，系统升级可更换cf卡、在系统编程和通过intemet进行远程升级。
3．10 电源的设计
板上需要电源有+3．3、+2．5、+1．8和+1．2 v共5种。其中+3．3 v电源为外部输入，约20 w；+1．8 v提供给fpga和adv7188的二次电源，其他为提供给fpga的二次电源。+3．3v电源为电源层，提供给fpga的+2．5v、+1．8 v和+1．2v为电源层分割。提供给adv7188的+1．8v电源电流按照0．5a设计，实际典型值为100 ma。去耦电容和对应的元器件同层放置，减少过孔的影响。
3．11 pcb设计
pcb布线遵循信号完整性的设计要求。pcb共10层，首先设计电源层和地层，其中电源层2层，地平面4层，对称分布。除以太网变压器外其他所有工作电源的地为一个地，保证地平面的完整性。
由于pci express总线为2.5gb／s，对virtex-5引脚分配时，使pci express的引脚在其内的布线尽可能的短。在pcb的布局时使virtex-5靠近pci express总线接口的电连接器，差分线对的实际长度不大于30 mm。pcb布线时要严格控制差分线对的长度差，为了避免信号往返的延迟不超过其上升时间，导致过冲和振铃发生，pcb布线根据pci express信号的特性，定义差分对长度差不超过1 mm，实际布线结果不超过0．2 mm。pcb上的差分阻抗为（100±10）ω，符合pciexpress规范单端阻抗为（50±10）ω的要求。
3．12 操作系统
本设计中的fpga具有ppc440核，采用实时多任务操作系统（vxworks），根据实际使用要求，从vxworks系统内核（wind）的任务管理、通信机制、系统配置、系统接口几个方面进行设计，保证系统的安全性和可靠性。本设计已具备成熟的vxworks操作系统。
3．13 fpga的调试
fpga的开发包括过程管理与设计输入、仿真、综合、约束、实现、布局布线与配置调试，其中fpga的调试占用设计周期的80％左右。ise附带的高级组件，包括在线调试（chipscope pro）、平面布局规划器（planahead）、时序分析器（timing analyzer）、布局规划器（floorahead）、底层编辑器（fpga editor）、和功耗分析器（xpower），以及第三方软件modelsim，有效地使用相应工具，加速了设计进程，避免重新设计，有效提高设计生产力，并显着提高设计性能，降低功耗后将降低系统的整体成本。
4 采集、传输和验证
视频信号发生器产生的一种模拟视频信号如图4所示。通过模拟视频信号的采集、总线传输过程，计算机显示器显示的数字视频如图5所示，和监视器显示的模拟视频图像相同，肉眼无法区分其差别，满足使用要求。采集模拟视频的多种标准检测画面，显示正常无畸变，证实本设计的视频采集和数据传输达到了期望的结果。
5 结束语
随着多媒体在工业和商业等方面的广泛使用，对视频信号的采集、数据传输速度、集成度和可靠性等方面提出了更高的要求。本文设计的基于pci express的视频采集系统，适用于采集较弱或受干扰的视频信号，集成度高，适合海量视频数据传输，解决了传输的瓶颈问题。
AI小工具读诗成曲助力经典咏流传第二季完美收官
iphone8逆天黑科技曝光: 眼球操控手机, 无线充电功能确定
华为高管证实:鸿蒙最快数月内就绪!
重新设计骁龙888处理器 第六代高通AI引擎全面提升
华为麒麟芯片突破 距离先进制程仍有差距
基于PCI Express总线实现多功能视频处理系统的设计
台湾地区厂商有望携手Google的Android平台,抢占车联网商机
新版Apple Watch的新功能发现，都将在今年秋天推出
机器人领域新增5项国家标准
5G营运商对5G应用服务架构态度捉摸不定 令人玩味
TRACO POWER - 新一代工业 DIN 轨道电源
英伟达首个利用AI生成图形画面的视频游戏演示
iPhone 13全面强势曝光，硬件上有很大进步
科技巨头为何都研发无人驾驶汽车 看看如下12个事实
小米暗示将推高端电视，“脸面”成了选择高端电视的首要标准
简单易用的工业电源模块
广东移动将打造全省首个5G应用示范医院
智能制造势如潮涌，已成为驱动中国智造、江苏智慧产业走在前列的强大引擎
音乐催眠器电路图,Hypnosis circuit
特斯拉在中国的第2000个充电桩将落地于上海
由于该系统设计体积小、功耗低且满足工况要求，可应用于公共场合、工厂和井下作业等需多点远距离监控环境较恶劣场所。
1 pci express总线简介
pci express是一种主流的串行标准，它是2002年问世的第三代i／o互联技术，为从pci到pcix提供了一条升级路径。pci express是pc产业的标准互联技术，具有可升级能力，可扩展的功能集，很强的市场适应能力和低成本等特性。其高速串行标准能以每条通道2．5 gb／s的线速进行双向通信，分层数据包的架构有助于模块化设计。通过更简单的升级就能实现带宽增强（高达80 gb）——1、2、4、8、16和32条通道。pci express的先进功能，比如可靠性、电源管理和热插拔，借助虚拟通道、业务等级和服务质量（qos）等特性支持下一代三维／多媒体业务。
2 系统硬件设计
该系统设计采用视频解码器+fpga，其功能是接收pal等制式模拟视频信号，转换为满足itu-r bu．656格式的数字信号，将多路视频打包，经pci express总线传输到计算机。
这里采用adv7188来采集pal制式的视频信号，videx-5的i2c总线控制器通过i2c总线来对其进行配置和控制。选用virtex-5系列中的xc5-vfx30t，此器件具有强大的处理能力和丰富的外部设备接口，能满足各种不同应用环境的控制与图像输出需要。virtex-5器件具有视频处理ip核，可以按照使用要求配置，同时具有pci express、ppc440等ip核，ppc440在667mhz的时钟主频下，数字处理能力可达到1600dmi／s，内部具有256 kb的sram。virtex-5具有2条i2c接口，多达8条（32 bit）具有主控器的外设总线接口，支持外部、内部和内存间的dma方式，2条10／100／100 mb／s半或全双工以太网接口，图1为该系统设计硬件原理框图。
3 主要组成部分的原理实现
3．1 视频采集处理电路
3．1．1 视频解码器选型
在选择视频解码器时，主要考虑功能、性能、尺寸、性价比及低功耗等方面，故选择了adv7188型视频解码器件。该器件具有以下特性：
可以自动检测到ntsc-m／j／4．43，pal-m／n／b／g／h／i／d和secam制式信号的输入；单一时钟28．636 36 mhz；4路模拟视频12位ad采集；5线自适应梳状滤波；降低数字噪声；集成有自适应白电平峰值的自动增益控制器；具有锁定较弱的、噪声和不稳定视频源的设计；12路模拟输入通道；输入视频信号幅度，为0．5～1．5 v；在没有输入视频信号情况下可以自行产生行场同步信号；亮度带宽边缘增强是可编程的；色调、对比度、亮度、饱和度可编程；ycbcr以20／16／10／8位4：2：2形式输出；支持工业标准的i2c接口；电源为+3．3 v，1．8 v；下电模式；采用80引脚，无铅的lqfp封装；工作温度为-40～+85℃。
3．1．2 视频采集电路工作原理
视频采集电路是以为adv7188为核心，采集多路的pal、ntsc或secam制式模拟视频信号，具有增强较弱的模拟视频信号，可进行降噪处理和提高数字视频信号质量的功能。ad7188的详细电路可参见adv7188的器件手册。由于adv7188对电源要求较高，该系统设计对电源进行隔离、去耦、低频滤波等处理。为了广泛应用，这里采用频率为28．636 36 mhz的石英晶体谐振器，频差为±20 ppm。图2为视频平装的晶振电路。
根据pcb布线，cstray通常为2～3pf，adv7188器件管脚到电源地的电容值cpg为4 pf，石英晶体谐振器的负载电容cload为15 pf。由c1= c2=2（cload-cstray）-cpg可计算出c1和c2的电容值为24 pf，按照e12系列的优选值，选取电容值为22pf。
设计中利用adv7188的下电模式，当此片没有模拟视频输入或不需工作时，将其下电，其功耗将由工作时的0．6 w降到1 mw左右，能极大地减少系统待机功耗。
3．1．3 视频采集电路的配置
在fpga内设计i2c总线控制器，配置为和视频解码器i2c接口时钟一致的接口总线。通过fpga上电配置，达到对fpga内的fifo初始化，初始化数据为视频采集电路的配置数据，配置数据见表1。
表1 配置数据
3．2 fpga
3．2．1 fpga器件选型
fpga型号的选择主要基于以下方面考虑：具有pciexpress总线；通道不低于x8；具有嵌入式微处理器；合适的i／o管脚数和资源，支持所需的电平标准；具有较低的功耗；合适的性价比。
因此，选择xilinx公司的virtex-5系列的xc5vfx3-0t，封装为ff665 pci express总线；具有powerpc440嵌入微处理器。配置芯片选用容量为1 gb的cf卡。
3．2．2 fpga的性能和资源
1）时钟资源32条全局时钟总线，对整个器件上的所有资源进行时钟控制，且可以驱动逻辑信号；
2）时钟管理技术 时钟去歪斜、频率合成、相移和动态重配置等功能；
3）锁相环作为广谱频率的频率合成器，并且与cmt的dcm配合作为外部或内部时钟的抖动滤波器；
4）block ram 2 448 kb，可配置为ram、双口ram和fifo等，且其内容能够初始化；
5）可配置逻辑块 实现组合逻辑和时序逻辑的主要资源；
6）selectio资源 可支持种类繁多的标准接口。包括输出强度和斜率的可编程控制以及实现数控阻抗的片上终端；
7）selectio逻辑资源 包括组合输入／输出、三态输出控制、寄存输入／输出、寄存三态输出控制、ddr输入／输出和ddr输出三态控制；
8）高级selectio逻辑资源 输入串并转换和输出并串转换；
9）dsp逻辑片 64个550 mhz dsp48e slice，每个dp48e包括1个28x18的乘法器、1个加法器和1个累加器。利用xilinx ise的fpga edit也可观察fpga的内部结构。
3．3 数据缓存
由于pci express的总线波特率为2．5 gbps，远大于1路采集后的数字视频信号。当视频数据经并行总线传入fpga内，通过配置为异步输入输出的fifo进行数据缓存，提高总线使用效率。如果pci express总线为×1通道，pal制式视频转换为常用的8位4：2：0的yuv格式数字视频，按照pciexpress总线传输有效数据1．62 gb／s计算，理论上可以传输36路。
3．4 fci express接口实现
利用具有pci express的fpga来设计，选用xilinx公司的virtex-5 lxt系列的fpga，利用其内的pci express ip核进行设计，完成功能如下：用户接口的本地链路成帧接口；64位数据总线宽度与3位提醒总线；包化接口，带用于标记包的帧起始（sof）和帧结束（eof）；传输和接收方向用户接口的包中断特性；帧错误检测支持；多通道配置支持：×1、×2、×4和×8；这里通道配置为×1；每通道1．62 gb／s或更高的吞吐量；利用集成端点模块中的自动协商功能，可以在某些通道不能工作时使设计使用较低的带宽；物理层中使用的8b／10b解码和解码。此方案虽开发难度大、周期长，但具有外电路围简单，硬件成本低，设计灵活、集成度高且易升级等特点。其接口电路如图3所示。
3．5 时钟
本设计需要4个时钟信号，其中视频解码信号的时钟要求最高，时钟精度必须在±50 ppm以内，其次为pci express总线工作的时钟频率。在fpga内对时钟信号进行了dcm和pll处理，完成了对时钟信号的去歪斜、相移和频率合成等功能。
3．6 flash和ddrsdram
为使设计具有灵活性、扩展性和升级性，预留了flash和sdram来存储程序和运行程序，满足智能性和易于以太网远程控制等要求。
3．7 以太网接口电路
通过fpga+phy+变压器组成以太网接口电路，可以用此接口加载程序，也可用此接口和互联网连接。利用xilinx公司的fpga开发软件ise，通过fpga内ip核按照trimode ethemet mac进行。
3．8 dma传输
本设计采用dma方式进行数据内部传输。数字视频信号经并行总线传入fpga内，通过fifo进行数据缓存，经dma方式，通过pci express传给计算机。［page］
3．9 fpga配置方案
virtex-5的配置方案采用system ace（system advandced configuration eviroment）中的system ace cf（compactflash）。system ace使用cf存储卡保存数据，通过system ace控制器把数据配置到fpga中。system ace cf使用容量为1 gb的compaetflash卡，system ace cf是预制的配置方案，不需编写任何程序，只需简单的调试即可。此方案把旧的、用于调试的版本和新版本都装入到同一块cf卡中，缩短了研发周期，便于维修排故，同时把应用软件、产品附带的说明书等保存到此cf卡中，系统升级可更换cf卡、在系统编程和通过intemet进行远程升级。
3．10 电源的设计
板上需要电源有+3．3、+2．5、+1．8和+1．2 v共5种。其中+3．3 v电源为外部输入，约20 w；+1．8 v提供给fpga和adv7188的二次电源，其他为提供给fpga的二次电源。+3．3v电源为电源层，提供给fpga的+2．5v、+1．8 v和+1．2v为电源层分割。提供给adv7188的+1．8v电源电流按照0．5a设计，实际典型值为100 ma。去耦电容和对应的元器件同层放置，减少过孔的影响。
3．11 pcb设计
pcb布线遵循信号完整性的设计要求。pcb共10层，首先设计电源层和地层，其中电源层2层，地平面4层，对称分布。除以太网变压器外其他所有工作电源的地为一个地，保证地平面的完整性。
由于pci express总线为2.5gb／s，对virtex-5引脚分配时，使pci express的引脚在其内的布线尽可能的短。在pcb的布局时使virtex-5靠近pci express总线接口的电连接器，差分线对的实际长度不大于30 mm。pcb布线时要严格控制差分线对的长度差，为了避免信号往返的延迟不超过其上升时间，导致过冲和振铃发生，pcb布线根据pci express信号的特性，定义差分对长度差不超过1 mm，实际布线结果不超过0．2 mm。pcb上的差分阻抗为（100±10）ω，符合pciexpress规范单端阻抗为（50±10）ω的要求。
3．12 操作系统
本设计中的fpga具有ppc440核，采用实时多任务操作系统（vxworks），根据实际使用要求，从vxworks系统内核（wind）的任务管理、通信机制、系统配置、系统接口几个方面进行设计，保证系统的安全性和可靠性。本设计已具备成熟的vxworks操作系统。
3．13 fpga的调试
fpga的开发包括过程管理与设计输入、仿真、综合、约束、实现、布局布线与配置调试，其中fpga的调试占用设计周期的80％左右。ise附带的高级组件，包括在线调试（chipscope pro）、平面布局规划器（planahead）、时序分析器（timing analyzer）、布局规划器（floorahead）、底层编辑器（fpga editor）、和功耗分析器（xpower），以及第三方软件modelsim，有效地使用相应工具，加速了设计进程，避免重新设计，有效提高设计生产力，并显着提高设计性能，降低功耗后将降低系统的整体成本。
4 采集、传输和验证
视频信号发生器产生的一种模拟视频信号如图4所示。通过模拟视频信号的采集、总线传输过程，计算机显示器显示的数字视频如图5所示，和监视器显示的模拟视频图像相同，肉眼无法区分其差别，满足使用要求。采集模拟视频的多种标准检测画面，显示正常无畸变，证实本设计的视频采集和数据传输达到了期望的结果。
5 结束语
随着多媒体在工业和商业等方面的广泛使用，对视频信号的采集、数据传输速度、集成度和可靠性等方面提出了更高的要求。本文设计的基于pci express的视频采集系统，适用于采集较弱或受干扰的视频信号，集成度高，适合海量视频数据传输，解决了传输的瓶颈问题。
AI小工具读诗成曲助力经典咏流传第二季完美收官
iphone8逆天黑科技曝光: 眼球操控手机, 无线充电功能确定
华为高管证实:鸿蒙最快数月内就绪!
重新设计骁龙888处理器 第六代高通AI引擎全面提升
华为麒麟芯片突破 距离先进制程仍有差距
基于PCI Express总线实现多功能视频处理系统的设计
台湾地区厂商有望携手Google的Android平台,抢占车联网商机
新版Apple Watch的新功能发现，都将在今年秋天推出
机器人领域新增5项国家标准
5G营运商对5G应用服务架构态度捉摸不定 令人玩味
TRACO POWER - 新一代工业 DIN 轨道电源
英伟达首个利用AI生成图形画面的视频游戏演示
iPhone 13全面强势曝光，硬件上有很大进步
科技巨头为何都研发无人驾驶汽车 看看如下12个事实
小米暗示将推高端电视，“脸面”成了选择高端电视的首要标准
简单易用的工业电源模块
广东移动将打造全省首个5G应用示范医院
智能制造势如潮涌，已成为驱动中国智造、江苏智慧产业走在前列的强大引擎
音乐催眠器电路图,Hypnosis circuit
特斯拉在中国的第2000个充电桩将落地于上海