ADS8588S是具有8通道16位精度同步采样的SAR ADC
other parts discussed in post:ads8588s
简介：ads8588s是具有8通道16位精度同步采样的sar adc，采样速度最大为200ksps， 广泛应用于电力系统的采样电路，具有高精度和高可靠性，ads8588s有灵活的与主机通讯模式，同时支持串行(serial mode)，并行(parallel mode)和并行字节（parallel byte mode）通讯。ads8588s的通讯有特定的时序要求，必须完全满足时序才能正确读取数据。并行字节相对串行和并行而言稍复杂，这里介绍并行字节通讯的一些要点。
并行字节是把一个16位的数据分为两个8位的字节来读，并行的先读高8位，再读低8位，依次读完8个通道，一共读16次。读完后再进行下一次转换，下一个周期然后再读16次。datasheet中parallel byte mode的读时序如下图1: 其中cs是片选，rd是读信号，一般cs和rd可以连在一起，db[7:0]是8位并行字节信号，frstdata信号指示开始读第一通道， 根据datasheet, frstdata会在rd的第一个下降沿变成高电平，表示这是读一通道数据。
如果只遵守这个读的时序仍然有可能出现读数错误，我们读的时候还需要参考另外一个时序，adc的转换时序，datasheet中如下图2：其中convsta和convstb是adc开始转换信号，busy表示正在转换，如果busy是高，表示本次转换还没有结束，cs是上图中的片选， reset是复位信号。
这其中隐藏着一个潜在的逻辑，在图1的时序中，在读信号rd的第一个下降沿，frstdata会升高指示第一个通道，但是前提是必须在busy由高到低之后的第一个下降沿，如果16次读数的起始不是从busy变低之后开始读，就有可能出现严重的错误，举例如下：下图3中cs就是rd信号，两个连在一起，我们看到先是convst(a/b)信号上升表示adc开始转换，busy升高表示正在转换，但是这时rd信号已经开始读数，每一个脉冲是一个byte， 两个脉冲表示一个16位数据，一共8个数据，所以每个周期rd是16个脉冲。这里rd在busy开始之前读了，当busy结束（下降沿）后第一个rd读数（为图3cs/rd信号第6个脉冲下降沿）会让系统认为这是第一个通道数据的高8位，后面的数据依次往下，然而实际mcu发出的却是第3组信号的低8位，这时mcu认为的读数逻辑不仅在通道的对应上出错，连在每个16位数据的高8位低8位的顺序也会出错。
我们在第8通道加5v，对应的16进制数位0x7fff,其余通道都是对地即0v， 对应的16进制数是0x0000，我们用图3时序进行读数，从mcu中看到的结果如下：我们发现mcu认为的第8通道数据并不是0x7fff，其中高8位的7f变成了3通道的低8位，其中低8位的ff变成了2通道的高8位，另外本来应该是0x0001(1个bit的误差很正常)的其他通道也变成了0x0100, 高8位和低8位也反了，和以上分析的逻辑完全吻合。
我们尝试改变读的时序，如下图4：可以看到，rd的16次读数起始点是在busy下降沿之后，第一个下降沿即frstdata的上升沿。
改了时序之后的数据如下表2：读数和预计的完全一致。
总结：
在使用ads8588s的parallel byte mode读数时一定要注意读数的起始点要在busy信号下降沿之后，mcu认为的第一通道要与 frstdata的上升沿指示的第一通道对应上，否则会出现读数通道错误或者高低位顺序错误的情况。
为什么开发DApp需要用到区块链技术
如今PCB陶瓷基板究竟有什么优势特性
3D打印将会使未来精密零部件的制造工艺得到进一步优化
国内研制出连续单管半导体激光器耦合模块
串行总线的优缺点优点
ADS8588S是具有8通道16位精度同步采样的SAR ADC
针对西门子系列的产品PLC和触摸屏的案例
通过利用FPGA技术实现软件无线电硬件平台设计
移动应用中的第三方SDK隐私合规检测
说好的诺基亚8呢？只剩复刻版3310来玩一把情怀 这配色太亮骚了！
“NVIDIA学术硬件资助计划”申请启动
数字货币跌跌不休，9coin.……
大神写5年代码，让市值直接超1000亿美金，他是如何做到的？
如何在SoC设计中加入低开销、低功耗的音频处理功能
苏宁818购物节，星14青春版助你告别选择困难
HMC591LP5E功率放大器
iPhone7惊喜越来越少 爆料已衍变成明星名人颜值秀场
新唐科技M032LG8AE控制器简介
单片机最小系统组成与I/O输出控制程序知识
PetaExpress云数据库 MongoDB(mongodb数据库)优势
简介：ads8588s是具有8通道16位精度同步采样的sar adc，采样速度最大为200ksps， 广泛应用于电力系统的采样电路，具有高精度和高可靠性，ads8588s有灵活的与主机通讯模式，同时支持串行(serial mode)，并行(parallel mode)和并行字节（parallel byte mode）通讯。ads8588s的通讯有特定的时序要求，必须完全满足时序才能正确读取数据。并行字节相对串行和并行而言稍复杂，这里介绍并行字节通讯的一些要点。
并行字节是把一个16位的数据分为两个8位的字节来读，并行的先读高8位，再读低8位，依次读完8个通道，一共读16次。读完后再进行下一次转换，下一个周期然后再读16次。datasheet中parallel byte mode的读时序如下图1: 其中cs是片选，rd是读信号，一般cs和rd可以连在一起，db[7:0]是8位并行字节信号，frstdata信号指示开始读第一通道， 根据datasheet, frstdata会在rd的第一个下降沿变成高电平，表示这是读一通道数据。
如果只遵守这个读的时序仍然有可能出现读数错误，我们读的时候还需要参考另外一个时序，adc的转换时序，datasheet中如下图2：其中convsta和convstb是adc开始转换信号，busy表示正在转换，如果busy是高，表示本次转换还没有结束，cs是上图中的片选， reset是复位信号。
这其中隐藏着一个潜在的逻辑，在图1的时序中，在读信号rd的第一个下降沿，frstdata会升高指示第一个通道，但是前提是必须在busy由高到低之后的第一个下降沿，如果16次读数的起始不是从busy变低之后开始读，就有可能出现严重的错误，举例如下：下图3中cs就是rd信号，两个连在一起，我们看到先是convst(a/b)信号上升表示adc开始转换，busy升高表示正在转换，但是这时rd信号已经开始读数，每一个脉冲是一个byte， 两个脉冲表示一个16位数据，一共8个数据，所以每个周期rd是16个脉冲。这里rd在busy开始之前读了，当busy结束（下降沿）后第一个rd读数（为图3cs/rd信号第6个脉冲下降沿）会让系统认为这是第一个通道数据的高8位，后面的数据依次往下，然而实际mcu发出的却是第3组信号的低8位，这时mcu认为的读数逻辑不仅在通道的对应上出错，连在每个16位数据的高8位低8位的顺序也会出错。
我们在第8通道加5v，对应的16进制数位0x7fff,其余通道都是对地即0v， 对应的16进制数是0x0000，我们用图3时序进行读数，从mcu中看到的结果如下：我们发现mcu认为的第8通道数据并不是0x7fff，其中高8位的7f变成了3通道的低8位，其中低8位的ff变成了2通道的高8位，另外本来应该是0x0001(1个bit的误差很正常)的其他通道也变成了0x0100, 高8位和低8位也反了，和以上分析的逻辑完全吻合。
我们尝试改变读的时序，如下图4：可以看到，rd的16次读数起始点是在busy下降沿之后，第一个下降沿即frstdata的上升沿。
改了时序之后的数据如下表2：读数和预计的完全一致。
总结：
在使用ads8588s的parallel byte mode读数时一定要注意读数的起始点要在busy信号下降沿之后，mcu认为的第一通道要与 frstdata的上升沿指示的第一通道对应上，否则会出现读数通道错误或者高低位顺序错误的情况。
为什么开发DApp需要用到区块链技术
如今PCB陶瓷基板究竟有什么优势特性
3D打印将会使未来精密零部件的制造工艺得到进一步优化
国内研制出连续单管半导体激光器耦合模块
串行总线的优缺点优点
ADS8588S是具有8通道16位精度同步采样的SAR ADC
针对西门子系列的产品PLC和触摸屏的案例
通过利用FPGA技术实现软件无线电硬件平台设计
移动应用中的第三方SDK隐私合规检测
说好的诺基亚8呢？只剩复刻版3310来玩一把情怀 这配色太亮骚了！
“NVIDIA学术硬件资助计划”申请启动
数字货币跌跌不休，9coin.……
大神写5年代码，让市值直接超1000亿美金，他是如何做到的？
如何在SoC设计中加入低开销、低功耗的音频处理功能
苏宁818购物节，星14青春版助你告别选择困难
HMC591LP5E功率放大器
iPhone7惊喜越来越少 爆料已衍变成明星名人颜值秀场
新唐科技M032LG8AE控制器简介
单片机最小系统组成与I/O输出控制程序知识
PetaExpress云数据库 MongoDB(mongodb数据库)优势