DLL发生谐波锁定的原理
01 什么是dll的谐波锁定问题?
举个简单的例子，假如一个250mhz的dll，其正常锁定后的整个延时链(vcdl)的总延时为一个周期t，即4ns。但在某些特别情况下，vcdl可能延时2t，即8ns，这就发生了谐波锁定。这时候loop虽然锁定在一个稳定状态下，然而却是一种错误情况。
在dll必须提供十分准确的延时间隔(t/n)的应用中，应该极力避免谐波锁定情况，因为相邻时钟间隔可能被定在2t/n，而不是t/n(n为延时单元个数)。
02 发生谐波锁定的原理是什么?
图1 dll典型结构
dll典型结构如上图1所示。图1中有4级延时单元，ckin=250m，一个周期tin=4ns，锁定后相邻时钟间隔为tin/4。ck1~ck4如下图所示，相邻延时为1ns，即t/4=4ns/4=1ns。
图2 ck1~ck4的时钟延时
看图1，注意到鉴相器只比较ckin和ck4，当ckin和ck4达到同相位时，loop进入锁定状态。·那么我们设想一下这种情况：vcdl延时了8ns，而不是4ns，对于pd而言，ckin和ck4仍然达到了同相，此时loop也会保持在这个状态。这时候如果我们观察vcont电压的波形，会发现其进入了“稳定”状态，和正确的锁定状态看到的现象非常相似，然而这只是一种假象。此时，如果我们去测量ck1和ck2的延时，会发现delay=2ns，但别忘了我们的要求是delay=1ns!
我们继续思考一下，dll是一种负反馈环路，既然vcdl可以延时2t，那难道是负反馈功能出错了吗?并不是，即使负反馈作用始终正确，但vcont点的初始电位在不同的条件，如工艺角变化、温度变化、电压变化时其vcont值可能不同。这就有可能一开始，vcdl的延时超出了t，但因为pd只对ckin和ck4进行鉴相，loop认为调节相位差不足，继续加大相位差，最终使vcdl延时2t，loop进入假锁定状态。
根据上述内容，总结一下就是两点原因导致了谐波锁定：
(1)vcont初始值不确定
(2)pd只对参考时钟和最后一项时钟进行鉴相
03 如何避免谐波锁定?
为了避免dll的谐波锁定问题，需要增加额外的附加电路。如前所述，出现该情况的主要原因是vcont的初值的不确定性导致的，所以笔者目前见到的最多的措施，是采用复位电路对vcont进行赋初值，使其初值为vdd或者gnd，初值下延时单元的delay达到最小。然后释放复位，loop在负反馈作用下进入调节过程直至最终的锁定。
赋初值操作之所以能避免谐波锁定，是因为这种操作消除了vcont的不确定性，使得dll的建立过程中相位误差单向变化。从一开始，延时单元tdu的延时是从最小开始慢慢增加，直到vcd延时一个t后loop锁定。
复位开关可加在如下图3所示的位置。左侧部分表示电荷泵cp。复位开关可使用pmos，当rstn=0v时，vcont被pmos上拉到了vdd。需注意，实际应用时可以不需要rp，因为环路在原点只有一个极点，不存在稳定性问题。
图3 对vcont增加复位上拉开关
华擎实用程序安装的低端驱动器中发现多个漏洞
7大举措，保物联网智能家居安全无虞
诺基亚正式发布最新的Nokia WiFi Beacon 3分布式无线路由器产品
ABB变频器的优点 如何调节ABB变频器的频率？
后级功放哪个牌子好_后级功放六大品牌推荐
DLL发生谐波锁定的原理
芯圣推出增强型8位车规级触摸微处理器HC8AT3541
deepin V23 beta适配WSL的过程
技嘉推出多款新显示器 其一获得AMD最高级别的FreeSync认证
宽带隙半导体为通向太空铺平道路
L-com诺通推出新型IP67防水等级USB 3.0线缆组件
LED驱动芯片升压恒流IC AP8106
三星发布全新的中端机型Galaxy A7
除杂草机器人推动智慧农业发展
自制12v电烙铁
人工智能技术已经迅速成为了未来的领先技术
提高电源适配器设计效率与可靠性的小秘诀在这~
红魔游戏手机和腾讯游戏正式达成战略合作
台基股份拟募集资金2.3亿元投资于6吋Bipolar晶圆线改扩建项目
科研机构已出人工智能方案 AI辨别感染新冠病毒
举个简单的例子，假如一个250mhz的dll，其正常锁定后的整个延时链(vcdl)的总延时为一个周期t，即4ns。但在某些特别情况下，vcdl可能延时2t，即8ns，这就发生了谐波锁定。这时候loop虽然锁定在一个稳定状态下，然而却是一种错误情况。
在dll必须提供十分准确的延时间隔(t/n)的应用中，应该极力避免谐波锁定情况，因为相邻时钟间隔可能被定在2t/n，而不是t/n(n为延时单元个数)。
02 发生谐波锁定的原理是什么?
图1 dll典型结构
dll典型结构如上图1所示。图1中有4级延时单元，ckin=250m，一个周期tin=4ns，锁定后相邻时钟间隔为tin/4。ck1~ck4如下图所示，相邻延时为1ns，即t/4=4ns/4=1ns。
图2 ck1~ck4的时钟延时
看图1，注意到鉴相器只比较ckin和ck4，当ckin和ck4达到同相位时，loop进入锁定状态。·那么我们设想一下这种情况：vcdl延时了8ns，而不是4ns，对于pd而言，ckin和ck4仍然达到了同相，此时loop也会保持在这个状态。这时候如果我们观察vcont电压的波形，会发现其进入了“稳定”状态，和正确的锁定状态看到的现象非常相似，然而这只是一种假象。此时，如果我们去测量ck1和ck2的延时，会发现delay=2ns，但别忘了我们的要求是delay=1ns!
我们继续思考一下，dll是一种负反馈环路，既然vcdl可以延时2t，那难道是负反馈功能出错了吗?并不是，即使负反馈作用始终正确，但vcont点的初始电位在不同的条件，如工艺角变化、温度变化、电压变化时其vcont值可能不同。这就有可能一开始，vcdl的延时超出了t，但因为pd只对ckin和ck4进行鉴相，loop认为调节相位差不足，继续加大相位差，最终使vcdl延时2t，loop进入假锁定状态。
根据上述内容，总结一下就是两点原因导致了谐波锁定：
(1)vcont初始值不确定
(2)pd只对参考时钟和最后一项时钟进行鉴相
03 如何避免谐波锁定?
为了避免dll的谐波锁定问题，需要增加额外的附加电路。如前所述，出现该情况的主要原因是vcont的初值的不确定性导致的，所以笔者目前见到的最多的措施，是采用复位电路对vcont进行赋初值，使其初值为vdd或者gnd，初值下延时单元的delay达到最小。然后释放复位，loop在负反馈作用下进入调节过程直至最终的锁定。
赋初值操作之所以能避免谐波锁定，是因为这种操作消除了vcont的不确定性，使得dll的建立过程中相位误差单向变化。从一开始，延时单元tdu的延时是从最小开始慢慢增加，直到vcd延时一个t后loop锁定。
复位开关可加在如下图3所示的位置。左侧部分表示电荷泵cp。复位开关可使用pmos，当rstn=0v时，vcont被pmos上拉到了vdd。需注意，实际应用时可以不需要rp，因为环路在原点只有一个极点，不存在稳定性问题。
图3 对vcont增加复位上拉开关
华擎实用程序安装的低端驱动器中发现多个漏洞
7大举措，保物联网智能家居安全无虞
诺基亚正式发布最新的Nokia WiFi Beacon 3分布式无线路由器产品
ABB变频器的优点 如何调节ABB变频器的频率？
后级功放哪个牌子好_后级功放六大品牌推荐
DLL发生谐波锁定的原理
芯圣推出增强型8位车规级触摸微处理器HC8AT3541
deepin V23 beta适配WSL的过程
技嘉推出多款新显示器 其一获得AMD最高级别的FreeSync认证
宽带隙半导体为通向太空铺平道路
L-com诺通推出新型IP67防水等级USB 3.0线缆组件
LED驱动芯片升压恒流IC AP8106
三星发布全新的中端机型Galaxy A7
除杂草机器人推动智慧农业发展
自制12v电烙铁
人工智能技术已经迅速成为了未来的领先技术
提高电源适配器设计效率与可靠性的小秘诀在这~
红魔游戏手机和腾讯游戏正式达成战略合作
台基股份拟募集资金2.3亿元投资于6吋Bipolar晶圆线改扩建项目
科研机构已出人工智能方案 AI辨别感染新冠病毒