FPGA中Bank和Clock Region之前有什么关系?

前言:从今天开始,我们会定期整理fpga交流群(包括其他fpga博主的群)里面有价值的问题,并汇总成文章,如果问题多的话就每周整理一期,如果问题少就每两周整理一期,一方面是希望能帮到不经常看群消息的小伙伴,另一方面也算是我们的技术积累。
q:fpga中的bank和clock region有什么关系?
a:这应该是很多fpga工程师都很困惑或者没有认真相关的一个问题,首先来看clock region的定义,我们以7系列为例:
image-20230513230025082
可以看出,clock region是包含很多东西的:clb、cmt、bufg、bufh等,当然也包括io bank,clb中又包含了ff、lut、dsp等资源。
而io bank的定义如下:
i/o banks are collections of i/o blocks (iobs), with configurable selectio drivers and receivers, supporting a wide variety of standard interfaces, both single-ended and differential.  
可以看出,io bank一般就是指一堆有相同特性的 io的合集,所以我们一般不会说一个bank里面包含ff/dsp这些资源。
q:fpga中如何对寄存器类型做初始化?
a:fpga的初始化其实比asic更灵活一些,initial语句原本是用于仿真时的初始化,但在fpga中,initial是可以被综合的,这是因为fpga是基于sram查找表结构实现的,上电后需要从外部加载配置信息,这个时候initial可以让存储器载入一个初始化文件,实现初始化的操作。
但对于asic的话,initial只能用于仿真,无法综合。
我们甚至还可以采用如下的方式进行初始化:
initial begin : init    $readmemh(pmeminit, mem_bk);end  


KDDI采用Wind River Studio在日本推进5G Open vRAN站点商业部署
工业路由器的自助终端机组网的优势是什么
为什么要进行电路防护呢?电子设备进行电路保护的原因是什么呢?
智能照明系统LED驱动电路设计
有源晶振与无源晶振的区别在哪
FPGA中Bank和Clock Region之前有什么关系?
基于STM32F103C8T6的温湿度检测设计
物联网大时代的到来,中兴也定下了一个“小”目标
苹果、高通相继推出新品 PC芯片爆发技术竞赛
GE进军薄膜太阳能电池
村田未来重点发展3大市场:汽车、物联网和智慧医疗
导线截面积与载流量的计算
解析小米手机 中国为何能做出千元5G手机?
匹克体育发布智能自适应鞋中底科技匹克态极 可强化运动表现
高频电子捕鱼机电路原理图
如何设计兼具隔离效果和安全性的医疗设备
美国CFIUS“5G”领先全球_将华为定为最大敌人
苹果为发力语音交互而推出SiriOS
深开鸿与中建三局、汇睿文化签署战略合作协议,共同打造数字化城市建设和转型新模式
瞬态抑制二极管的基础知识