DDR基本介绍与原理图设计
一、基本介绍
1.1 常用sdram
sdram(synchronous dynamic random access memory)即同步动态随机存取存储器。常用sdram的种类有sdram、ddr1-5、lpddr2-5。
1.2 容量计算
容量(bit)= bank数×行数×列数×位宽。以etron品牌的ddr2物料em68c16cwqd为例，在erp系统中查到的物料描述“1gbit | 8mbit*16bit*8banks”。查询datasheet可知，该ddr2物料容量为1gbit，包含3根bank控制线ba0-ba2，13根地址线a0-a12，其中行地址为a0-a12，列地址为a0-a9，数据总线位宽16bits，可以计算出总容量为：
1.3 选型
一般根据实际项目需求来选择合适容量的sdram，根据主控芯片的接口来选择不同位宽、bank数的sdram，并考虑是否需要进行位扩展。以主芯片为qca9531，内存需采用1gbit ddr2。 查询主芯片qca9531的datasheet中关于ddr接口部分，可以了解到qca9531支持16bit位宽，并且在外接1gbits ddr1时，a13作为行地址的最高位，外接1gbits ddr2时，a13引脚作为bank地址线ba2。所以，连接1gbit ddr2时，主芯片可以提供13根地址线和3根bank线，与ddr2物料em68c16cwqd可正常连接使用，并且不需进行位扩展。主芯片qca9531的ddr接口说明如图1所示：
位扩展主要在主芯片位宽高于内存芯片位宽的机型上可以看到，即主芯片外挂多个内存芯片，共用地址线，扩展数据线。
二、原理图设计
2.1 合理端接
当信号的上升/下降时间足够小，或者信号频率足够大时，在阻抗不连续处发生的信号反射可能严重影响信号质量，需要考虑信号完整性的问题。可以把ddr走线按传输线的理论来分析，需要在走线上实现阻抗匹配以消除反射，尽量保证信号完整性。常见的ddr电路匹配模型是源端串联，终端并联，即在靠近驱动端的输出引脚串联电阻实现源端匹配，在靠近接收端的输入引脚并联电阻实现负载端匹配。常见的端接拓扑如图2所示：
源端串联，终端并联的方式优点是反射小，但缺点是外围器件多，占用pcb空间大，soho产品线基本没采用这种匹配方式，而是在走线上只放置一个串联电阻。由于pcb尺寸有限，并且芯片封装尺寸较小，串联电阻只能是尽量靠近驱动端放置，尽可能地减小源端反射。考虑到ddr数据是双向信号，写信号的驱动端是主芯片，读信号的驱动端是内存芯片。串联电阻靠近主芯片放置，还是靠近内存芯片放置，还是放置在走线中间，也是需要权衡的问题。一般情况下，考虑主芯片和内存芯片哪个的驱动强度大，串联电阻应靠近驱动强度大的芯片那端放置。
2.2 数据线交叉连接
一般情况下，在最初的原理图设计中，主芯片与内存芯片的数据线是按一定的顺序连接起来，以位宽为8bit的情况为例，主芯片d0～d7按顺序连接到内存芯片的d0～d7。但是，在layout过程中，如果遇到ddr数据线在pcb上出现交叉的情况，可以修改原理图，让数据线交叉连接，例如，将主芯片dq0、dq3与内存芯片dq3、dq0连接，使得pcb layout的时候走线就更加顺畅。
2.3 预留调试器件
重要的走线上预留一些调试手段，在后续的样机调试上有一定的作用。例如可以在差分时钟线上各加一个并联到地的电容，在差分线之间加入并联电阻，在dqs上加并联到地的电容。
dfrobot拿铁熊猫 木质外壳简介
美光加码投资中国台湾地区 投资约合人民币903亿元兴建两座晶圆厂
3D打印机能打出医疗用类生物组织材料？
中国工业机器人产量超过10万台
你知道最新MeeGo系统全新诺基亚N9？
DDR基本介绍与原理图设计
针对UV波长传输进行优化的灵活解决方案
深天马与华为保持良好合作，有多个项目开案中
力科将亮相2023慕尼黑上海电子展
汇春科技携sip系统级封装设计服务出席电子展
你们知道超级电容器与公交车之间的关系吗
立体匹配：经典算法Fast Bilateral Solver
【产品应用】M1126工控核心板应用实例
扬尘监测仪对无组织的扬尘污染物的在线监控效果更好
Face ID安全又遭质疑,技术没有错
1.6.5英寸版iPhone参数曝光：搭载A12处理器+冷却系统
人群动态模拟器
激光雷达的用途
简单的78l05稳压电路图原理分析
大华视频监控摄像机HDCVI全新升级
1.1 常用sdram
sdram(synchronous dynamic random access memory)即同步动态随机存取存储器。常用sdram的种类有sdram、ddr1-5、lpddr2-5。
1.2 容量计算
容量(bit)= bank数×行数×列数×位宽。以etron品牌的ddr2物料em68c16cwqd为例，在erp系统中查到的物料描述“1gbit | 8mbit*16bit*8banks”。查询datasheet可知，该ddr2物料容量为1gbit，包含3根bank控制线ba0-ba2，13根地址线a0-a12，其中行地址为a0-a12，列地址为a0-a9，数据总线位宽16bits，可以计算出总容量为：
1.3 选型
一般根据实际项目需求来选择合适容量的sdram，根据主控芯片的接口来选择不同位宽、bank数的sdram，并考虑是否需要进行位扩展。以主芯片为qca9531，内存需采用1gbit ddr2。 查询主芯片qca9531的datasheet中关于ddr接口部分，可以了解到qca9531支持16bit位宽，并且在外接1gbits ddr1时，a13作为行地址的最高位，外接1gbits ddr2时，a13引脚作为bank地址线ba2。所以，连接1gbit ddr2时，主芯片可以提供13根地址线和3根bank线，与ddr2物料em68c16cwqd可正常连接使用，并且不需进行位扩展。主芯片qca9531的ddr接口说明如图1所示：
位扩展主要在主芯片位宽高于内存芯片位宽的机型上可以看到，即主芯片外挂多个内存芯片，共用地址线，扩展数据线。
二、原理图设计
2.1 合理端接
当信号的上升/下降时间足够小，或者信号频率足够大时，在阻抗不连续处发生的信号反射可能严重影响信号质量，需要考虑信号完整性的问题。可以把ddr走线按传输线的理论来分析，需要在走线上实现阻抗匹配以消除反射，尽量保证信号完整性。常见的ddr电路匹配模型是源端串联，终端并联，即在靠近驱动端的输出引脚串联电阻实现源端匹配，在靠近接收端的输入引脚并联电阻实现负载端匹配。常见的端接拓扑如图2所示：
源端串联，终端并联的方式优点是反射小，但缺点是外围器件多，占用pcb空间大，soho产品线基本没采用这种匹配方式，而是在走线上只放置一个串联电阻。由于pcb尺寸有限，并且芯片封装尺寸较小，串联电阻只能是尽量靠近驱动端放置，尽可能地减小源端反射。考虑到ddr数据是双向信号，写信号的驱动端是主芯片，读信号的驱动端是内存芯片。串联电阻靠近主芯片放置，还是靠近内存芯片放置，还是放置在走线中间，也是需要权衡的问题。一般情况下，考虑主芯片和内存芯片哪个的驱动强度大，串联电阻应靠近驱动强度大的芯片那端放置。
2.2 数据线交叉连接
一般情况下，在最初的原理图设计中，主芯片与内存芯片的数据线是按一定的顺序连接起来，以位宽为8bit的情况为例，主芯片d0～d7按顺序连接到内存芯片的d0～d7。但是，在layout过程中，如果遇到ddr数据线在pcb上出现交叉的情况，可以修改原理图，让数据线交叉连接，例如，将主芯片dq0、dq3与内存芯片dq3、dq0连接，使得pcb layout的时候走线就更加顺畅。
2.3 预留调试器件
重要的走线上预留一些调试手段，在后续的样机调试上有一定的作用。例如可以在差分时钟线上各加一个并联到地的电容，在差分线之间加入并联电阻，在dqs上加并联到地的电容。
dfrobot拿铁熊猫 木质外壳简介
美光加码投资中国台湾地区 投资约合人民币903亿元兴建两座晶圆厂
3D打印机能打出医疗用类生物组织材料？
中国工业机器人产量超过10万台
你知道最新MeeGo系统全新诺基亚N9？
DDR基本介绍与原理图设计
针对UV波长传输进行优化的灵活解决方案
深天马与华为保持良好合作，有多个项目开案中
力科将亮相2023慕尼黑上海电子展
汇春科技携sip系统级封装设计服务出席电子展
你们知道超级电容器与公交车之间的关系吗
立体匹配：经典算法Fast Bilateral Solver
【产品应用】M1126工控核心板应用实例
扬尘监测仪对无组织的扬尘污染物的在线监控效果更好
Face ID安全又遭质疑,技术没有错
1.6.5英寸版iPhone参数曝光：搭载A12处理器+冷却系统
人群动态模拟器
激光雷达的用途
简单的78l05稳压电路图原理分析
大华视频监控摄像机HDCVI全新升级