新一代的DRAM将面临哪些挑战?
10月6日，全球首款ddr5 dram正式由sk海力士推出。这款次世代的存储器将数据传输速率提升到4，800 ~ 5，600mbps，比前一代ddr4增加了1.8倍。最大5，600mbps的传输速率意味着能够在1秒内传输九部全高清（full-hd， fhd）电影。同时，该产品的工作电压由前一代的1.2v降到了1.1v，将功耗降低了20%。
与同门师弟lpddr5发售时的万人追捧不同，ddr5的问世似乎没有激起很大的浪花。然则平静之下，是生态链厂商的摩拳擦掌，未来的存储器之争会更加残酷。
dram的新飞跃
从提出到标准落地，ddr5用了2年时间。jedec（电子器件工程联合会）希望最新的标准继续站在时代之巅，所有内存密度和读写速度都要比ddr4增加一倍。
因为5g、人工智能引发的数据海啸正扑面而来，cpu的核心也急剧增加，服务器处理器已经从4核增加到64核，新一代的dram面临着更多的挑战。
从ddr4到ddr5，在技术上是一个巨大的飞跃。从原理上来看，ddr5是一种高速动态随机存储器，由于其ddr的性质，依旧可以在系统时钟的上升沿和下降沿同时进行数据传输。和ddr4一样，ddr5在内部设计了bank（数据块）和bank group（数据组）。不过，ddr5在数据块和数据组的配置上更为宽裕。
ddr4数据组的数量最高限制为4组，一般采用2组配置。在ddr5上，数据组的数量可以选择2组、4组到最高8组的设计，以适应不同用户的不同需求，并且还可以保证bank数据块的数量不变。
其次，ddr5的突发长度（burst length， 简称 bl）由2增至16，超过ddr4的8，这是实现内存访问可用性双倍增长的另一大重要特性。
第三，ddr4在刷新期间不能进行其他操作。ddr5具备同库刷新功能，允许系统在当前内存库操作期间访问其它内存库，进而提高了内存访问可用性。
ddr5在提高可扩展性方面还有两个特性：经过优化的 dram 核心计时和晶片内纠错码。首先，虽然内存架构逐年扩展，但它的代价是 dram 单元电容的下降和位线接触电阻的增加。ddr5 解决了这些缺点，并允许通过优化的核心计时进行更可靠的扩展，这对于确保有足够的时间在 dram 单元中写入、存储和检测电荷至关重要。
另外，晶片内纠错码 （ecc） 通过输出数据之前在读取命令期间执行更正，提高了数据完整性并减少了系统纠错负担。ddr5 还引入了错误检查清理，其中 dram 将在发生错误时读取内部数据并写回已更正的数据。
存储器三巨头在ddr5上可谓是你追我赶。在2018年，三星和海力士宣布开发ddr5成功。美光则和eda大厂cadence开始联合研发ddr5。
进入2020年，美光科技宣布基于1znm制程技术的ddr5 rdimm已开始送样。三星宣布在2021开始量产ddr5。而sk海力士这次抢到了头名，推出了首款ddr5产品。该产品为面向服务器、数据中心的rdimm形态，基于1ynm工艺制造的16gb颗粒，单条容量64gb。而借助tsv硅穿孔技术，sk海力士期望将单条容量提升到256gb。
供应链已做好准备，只待cpu就位
idc市场调查显示， 对于ddr5内存需求将从 2020年开始增长， 预计到2021年为止将占dram总市场的25%。这一市场份额将逐步提升， 并在2022年达到44%。
记者询问了国内多家服务器厂商，想知道何时能推出ddr5的产品，得到的答案是最早在明年。“这个主要看是要看芯片厂商的支持。”一位业内人士表示。
dram是系统中存储/存储层次结构的关键部分。在层次结构的第一层中，sram被集成到cpu中以实现快速数据访问，dram被用于主存储器。所以，ddr5的使用必须要得到cpu的支持。
考虑到生产成本，服务器产品对存有溢价的ddr5产品接纳度较高。作为占据服务器cpu整体出货量90%以上的intel，有较快的平台导入规划。预计其服务器平台eagle stream会开始正式采用ddr5，预计2021下半年度开始做小批量的生产。
amd即将问世的milan平台仍沿用当前主流解决方案ddr4，预计下一代genoa平台会有导入ddr5的规格，不过该平台量产时间约为2022年，若要正式搭载ddr5，amd的服务器存储器解决方案最快2023年才会问世。
在arm阵营方面，来自法国的初创公司sipearl刚公布了代号“rhea”（美洲鸵鸟）的处理器产品，采用台积电7nm工艺制造，集成多达72个cpu核心，mesh网格式布局，支持4-6个通道的ddr5内存控制器。其发布时间定在2021年，因此对ddr5的导入也不会早于这个时间。
pc方面由于受制于bom总成本，对新一代存储器的规划要到2022年才能落实，这意味着ddr5在今、明两年都仅停留在产品开发与验证阶段。
据称，英特尔 12 代酷睿 alder lake （adl）混合架构处理器会支持ddr5，但最早也要到2021年q3。amd的zen4已经规划了对ddr5的支持，发布时间也在2021年。ddr5要全面在pc上普及，看来至少还需要2年的时间。
不过，供应链相关厂商都已做好了准备，如新思科技（synopsys），瑞萨（renesas），澜起科技（montage technology），rambus都开始推出相关产品和解决方案。
这里要特别提到澜起科技，这是国内打入dram核心生态圈的唯一厂商，是全球可提供从ddr2到ddr4内存全缓冲/半缓冲完整解决方案的主要供应商之一
2019年澜起科技已完成符合jedec标准的ddr5第一代rcd及db芯片工程样片的流片，这些工程样片于2019年下半年送样给澜起科技主要客户和合作伙伴进行测试评估，澜起科技计划在2020年完成ddr5第一代内存接口及其配套芯片量产版本芯片的研发，实际量产时间取决于服务器生态的成熟度。
未来的决战要看euv
了解dram演进历史的人都知道，工艺的竞争是永恒的旋律。
在进入20nm节点以后，三大供应商们希望通过三代工艺去制造dram，这就是1xnm，1ynm和1znm。简单来说，1xnm处于16nm和19nm之间，1ynm规定在14nm到16nm，1znm规定在12nm到14nm。
2019年，dram工艺普遍进入到1znm，接近10nm工艺节点，厂商们面临是否选择euv的问题。
从当前的局面来看，风格激进的韩国双雄（三星、sk海力士）已经将euv的进入作为改进产品的主要手段。
据韩国科技媒体etnews报道，三星电子全新半导体工厂“平泽2号”（p2）已于今年8月开始运营，这座当前世界上最大的半导体工厂（128900平方米，占地面积相当于18个足球场）将生产全球首个基于euv的移动dram产品。
2020年3月，三星成功开发了基于euv光刻技术的第四代10纳米级（1a）dram。三星还计划在2020年下半年引入euv光刻设备，量产第四代10纳米级（1a）16gb lpddr5 dram。
三星估计，使用euv工艺生产ddr5内存，其12英寸d1a晶圆的生产效率会比旧有的d1x工艺的生产力提升一倍。
sk海力士将在其下一代dram的生产基地m16芯片厂批量生产euv dram，目前已经在园区内安装了两台euv光刻机。一旦m16工厂的建设按计划在今年年底完成，sk海力士将开始在m16工厂建造与euv光刻相关的必要设施和设备。据了解，sk海力士准备将euv导入1anm级dram的量产中。
相比之下，美光显得比较谨慎。不过，由于同行的激进作风，美光也在评估euv的导入时间节点。
随着制程工艺的提升，节点的进一步微缩，euv的性能和成本正在不断优化，dram将迎来euv时代只是早晚的问题。
不过光刻机厂商asml估计，在dram芯片制造方面，每月每启动100，000个晶圆制造项目，一层就需要1.5到2个euv系统，因此，dram制造商需要考虑根据容量和产能来规划相关设备。
以euv的引入来实现技术上的领先，对存储器厂商来说也是无可厚非。考虑到dram产品的同质性，通过引入更高制程来获得性能差异，从而获得市占率，是一条已经验证过无数次的绝招。只是这样将促使行业竞争更趋白热化，后进者如中国国内的dram厂商，如果要有所突破，势必面临更大的压力。
NI PXIe-5644R 射频矢量信号收发仪-首台软件完全自定义的仪器-
LED芯片厂供需结构阶段性失衡，LED行业进入洗牌周期
基于Entropic的Vestel机顶盒产品宣布发售
浅谈klipper固件
江波龙与金士顿将成立合资公司，深耕国内高品质与高附加值的嵌入式存储市场
新一代的DRAM将面临哪些挑战?
电子仪器的测量误差
小米用AIOT战略是为了什么
荣耀V9红色正式开卖！有个问题大家需要知道！
光敏二极管的工作原理
共基放大电路和“沃尔曼化”介绍
5G和自动驾驶技术发展助力中芯国际迈向高端代工
英特尔高管批评设备制造商的周转时间
双Type-C口充电方案汇总，助力市场新风向
第三届禅城杯“我的导师 我的创业合伙人”创客创业大赛即将开赛
如何制作一个非常灵敏的火灾报警电路
各大交易所已正式推出了比特币期权产品
关于区块链中分布式存储的浅析
高温模温机的作用是什么？如何选用？
如何将土壤湿度传感器与Arduino接口
与同门师弟lpddr5发售时的万人追捧不同，ddr5的问世似乎没有激起很大的浪花。然则平静之下，是生态链厂商的摩拳擦掌，未来的存储器之争会更加残酷。
dram的新飞跃
从提出到标准落地，ddr5用了2年时间。jedec（电子器件工程联合会）希望最新的标准继续站在时代之巅，所有内存密度和读写速度都要比ddr4增加一倍。
因为5g、人工智能引发的数据海啸正扑面而来，cpu的核心也急剧增加，服务器处理器已经从4核增加到64核，新一代的dram面临着更多的挑战。
从ddr4到ddr5，在技术上是一个巨大的飞跃。从原理上来看，ddr5是一种高速动态随机存储器，由于其ddr的性质，依旧可以在系统时钟的上升沿和下降沿同时进行数据传输。和ddr4一样，ddr5在内部设计了bank（数据块）和bank group（数据组）。不过，ddr5在数据块和数据组的配置上更为宽裕。
ddr4数据组的数量最高限制为4组，一般采用2组配置。在ddr5上，数据组的数量可以选择2组、4组到最高8组的设计，以适应不同用户的不同需求，并且还可以保证bank数据块的数量不变。
其次，ddr5的突发长度（burst length， 简称 bl）由2增至16，超过ddr4的8，这是实现内存访问可用性双倍增长的另一大重要特性。
第三，ddr4在刷新期间不能进行其他操作。ddr5具备同库刷新功能，允许系统在当前内存库操作期间访问其它内存库，进而提高了内存访问可用性。
ddr5在提高可扩展性方面还有两个特性：经过优化的 dram 核心计时和晶片内纠错码。首先，虽然内存架构逐年扩展，但它的代价是 dram 单元电容的下降和位线接触电阻的增加。ddr5 解决了这些缺点，并允许通过优化的核心计时进行更可靠的扩展，这对于确保有足够的时间在 dram 单元中写入、存储和检测电荷至关重要。
另外，晶片内纠错码 （ecc） 通过输出数据之前在读取命令期间执行更正，提高了数据完整性并减少了系统纠错负担。ddr5 还引入了错误检查清理，其中 dram 将在发生错误时读取内部数据并写回已更正的数据。
存储器三巨头在ddr5上可谓是你追我赶。在2018年，三星和海力士宣布开发ddr5成功。美光则和eda大厂cadence开始联合研发ddr5。
进入2020年，美光科技宣布基于1znm制程技术的ddr5 rdimm已开始送样。三星宣布在2021开始量产ddr5。而sk海力士这次抢到了头名，推出了首款ddr5产品。该产品为面向服务器、数据中心的rdimm形态，基于1ynm工艺制造的16gb颗粒，单条容量64gb。而借助tsv硅穿孔技术，sk海力士期望将单条容量提升到256gb。
供应链已做好准备，只待cpu就位
idc市场调查显示， 对于ddr5内存需求将从 2020年开始增长， 预计到2021年为止将占dram总市场的25%。这一市场份额将逐步提升， 并在2022年达到44%。
记者询问了国内多家服务器厂商，想知道何时能推出ddr5的产品，得到的答案是最早在明年。“这个主要看是要看芯片厂商的支持。”一位业内人士表示。
dram是系统中存储/存储层次结构的关键部分。在层次结构的第一层中，sram被集成到cpu中以实现快速数据访问，dram被用于主存储器。所以，ddr5的使用必须要得到cpu的支持。
考虑到生产成本，服务器产品对存有溢价的ddr5产品接纳度较高。作为占据服务器cpu整体出货量90%以上的intel，有较快的平台导入规划。预计其服务器平台eagle stream会开始正式采用ddr5，预计2021下半年度开始做小批量的生产。
amd即将问世的milan平台仍沿用当前主流解决方案ddr4，预计下一代genoa平台会有导入ddr5的规格，不过该平台量产时间约为2022年，若要正式搭载ddr5，amd的服务器存储器解决方案最快2023年才会问世。
在arm阵营方面，来自法国的初创公司sipearl刚公布了代号“rhea”（美洲鸵鸟）的处理器产品，采用台积电7nm工艺制造，集成多达72个cpu核心，mesh网格式布局，支持4-6个通道的ddr5内存控制器。其发布时间定在2021年，因此对ddr5的导入也不会早于这个时间。
pc方面由于受制于bom总成本，对新一代存储器的规划要到2022年才能落实，这意味着ddr5在今、明两年都仅停留在产品开发与验证阶段。
据称，英特尔 12 代酷睿 alder lake （adl）混合架构处理器会支持ddr5，但最早也要到2021年q3。amd的zen4已经规划了对ddr5的支持，发布时间也在2021年。ddr5要全面在pc上普及，看来至少还需要2年的时间。
不过，供应链相关厂商都已做好了准备，如新思科技（synopsys），瑞萨（renesas），澜起科技（montage technology），rambus都开始推出相关产品和解决方案。
这里要特别提到澜起科技，这是国内打入dram核心生态圈的唯一厂商，是全球可提供从ddr2到ddr4内存全缓冲/半缓冲完整解决方案的主要供应商之一
2019年澜起科技已完成符合jedec标准的ddr5第一代rcd及db芯片工程样片的流片，这些工程样片于2019年下半年送样给澜起科技主要客户和合作伙伴进行测试评估，澜起科技计划在2020年完成ddr5第一代内存接口及其配套芯片量产版本芯片的研发，实际量产时间取决于服务器生态的成熟度。
未来的决战要看euv
了解dram演进历史的人都知道，工艺的竞争是永恒的旋律。
在进入20nm节点以后，三大供应商们希望通过三代工艺去制造dram，这就是1xnm，1ynm和1znm。简单来说，1xnm处于16nm和19nm之间，1ynm规定在14nm到16nm，1znm规定在12nm到14nm。
2019年，dram工艺普遍进入到1znm，接近10nm工艺节点，厂商们面临是否选择euv的问题。
从当前的局面来看，风格激进的韩国双雄（三星、sk海力士）已经将euv的进入作为改进产品的主要手段。
据韩国科技媒体etnews报道，三星电子全新半导体工厂“平泽2号”（p2）已于今年8月开始运营，这座当前世界上最大的半导体工厂（128900平方米，占地面积相当于18个足球场）将生产全球首个基于euv的移动dram产品。
2020年3月，三星成功开发了基于euv光刻技术的第四代10纳米级（1a）dram。三星还计划在2020年下半年引入euv光刻设备，量产第四代10纳米级（1a）16gb lpddr5 dram。
三星估计，使用euv工艺生产ddr5内存，其12英寸d1a晶圆的生产效率会比旧有的d1x工艺的生产力提升一倍。
sk海力士将在其下一代dram的生产基地m16芯片厂批量生产euv dram，目前已经在园区内安装了两台euv光刻机。一旦m16工厂的建设按计划在今年年底完成，sk海力士将开始在m16工厂建造与euv光刻相关的必要设施和设备。据了解，sk海力士准备将euv导入1anm级dram的量产中。
相比之下，美光显得比较谨慎。不过，由于同行的激进作风，美光也在评估euv的导入时间节点。
随着制程工艺的提升，节点的进一步微缩，euv的性能和成本正在不断优化，dram将迎来euv时代只是早晚的问题。
不过光刻机厂商asml估计，在dram芯片制造方面，每月每启动100，000个晶圆制造项目，一层就需要1.5到2个euv系统，因此，dram制造商需要考虑根据容量和产能来规划相关设备。
以euv的引入来实现技术上的领先，对存储器厂商来说也是无可厚非。考虑到dram产品的同质性，通过引入更高制程来获得性能差异，从而获得市占率，是一条已经验证过无数次的绝招。只是这样将促使行业竞争更趋白热化，后进者如中国国内的dram厂商，如果要有所突破，势必面临更大的压力。
NI PXIe-5644R 射频矢量信号收发仪-首台软件完全自定义的仪器-
LED芯片厂供需结构阶段性失衡，LED行业进入洗牌周期
基于Entropic的Vestel机顶盒产品宣布发售
浅谈klipper固件
江波龙与金士顿将成立合资公司，深耕国内高品质与高附加值的嵌入式存储市场
新一代的DRAM将面临哪些挑战?
电子仪器的测量误差
小米用AIOT战略是为了什么
荣耀V9红色正式开卖！有个问题大家需要知道！
光敏二极管的工作原理
共基放大电路和“沃尔曼化”介绍
5G和自动驾驶技术发展助力中芯国际迈向高端代工
英特尔高管批评设备制造商的周转时间
双Type-C口充电方案汇总，助力市场新风向
第三届禅城杯“我的导师 我的创业合伙人”创客创业大赛即将开赛
如何制作一个非常灵敏的火灾报警电路
各大交易所已正式推出了比特币期权产品
关于区块链中分布式存储的浅析
高温模温机的作用是什么？如何选用？
如何将土壤湿度传感器与Arduino接口