基于CPCI总线的智能A／D，D／A模块设计
基于cpci总线的智能a／d，d／a模块设计
0 引 言
在工业控制领域，为了实现采集和控制功能，经常会使用到a／d，d／a模块。在实际使用中a／d，d／a模块和主机之间通信方式可以有很多选择。比如rs 232，rs 422，网络等接口方式。在该设计中a／d，d／a模块通过cpci总线与主机通信，通过a／d接口采集数据，经过伺服控制软件处理，输出模拟量驱动执行机构。
从而实现一个闭环的控制。另外通过对dsp软件的修改，该模块还可以单独实现a／d或者d／a功能。
该设计中a／d，d／a模块具备以下功能：
(1)提供2路16位a／d，输入信号范围±5 v，精度要求小于士16 lsb；
(2)提供2路16位d／a，输出信号范围±5 v，精度要求小于土8 lsb，受系统复位控制；
(3)使用ti公司dsp(tms320vc33)作为板载处理器，该dsp主要实现管理a／d和d／a、运行控制算法、与主机通信功能，并受系统复位控制；
(4)dsp与主机采用双口ram(idt7133)实现数据交换功能。
1 设计原理
如图1硬件结构框图所示，该模块采用ti公司高性能cpu器件tms320vc33为核心。模块通过pci9052芯片与cpci总线连接，pci9052的本地总线的信号连接到双口ram的一端。双口ram的另一端通过电平缓冲器连接dsp。
dsp核心电路包括dsp芯片tms320vc33、数据ram cy7c1041vc33、程序flash芯片sst39vf800a组成；dsp的地址、数据、控制总线通过电平缓冲器件连接双口ram、a／d芯片、d／a芯片、cpld。dsp通过双口ram芯片与主控计算机进行数据交换；a／d芯片的初始化以及读写操作也由dsp负责完成；dsp控制d／a芯片输出模拟信号；cpld内部主要实现组合逻辑功能，将dsp输入的控制信号译码，然后输出给双口ram以及a／d，d／a等功能芯片使用。
双口ram芯片是实现智能板的重要组成，由于dsp与主控计算机的地址空间资源是分别进行独立分配的，无法直接进行互相访问，在两者之间需要一个数据缓冲，双口ram的特点使其可以满足这个要求。
2 实现方法
2．1 主要原器件选择
在该设计中采用成熟技术，选用常用、可靠的控制芯片，结合一些常用的外围电路和专用电路实现全部的功能。即选择pc19052作为接口芯片，利用该芯片实现pci总线从接口逻辑。
选择tms320vc33作为板载处理芯片，该芯片是ti公司推出的专门用于实现浮点运算的高性能dsp，数据处理能力强，并且包含丰富的外围电路扩展接口。
为了实现模块上的电平转换功能，选择应用比较广泛sn74alvc164245dl作为电平转换缓冲芯片。
2．2 pci9052与双口ram硬件接口实现
如图3所示pci9052与双口ram连接的本地总线信号包括地址、数据、控制信号3个部分。地址总线宽度为12位，数据总线宽度为16位，因此寻址空间为2 kb的16 b地址空间。控制信号包括读写控制信号和外设准备完成信号，当双口ram将外设准备完成信号拉低后，主机就可以通过输出读写控制信号对双口ram进行读写的操作。
2．3 dsp设计核心电路设计
dsp是整个设计核心，dsp核心电路由dsp芯片、flash和ram三个部分组成。dsp通过双口ram与处理计算机交换数据。
如图3所示，dsp核心电路设计如下所述。dsp的电源包括核心工作电压1．8 v与i／o电压3．3 v两种，分别由板上电源模块提供。时钟信号由外接晶振提供。复位信号由cpld提供，由于dsp的i／o电压为3．3 v，在与i／o电平标准为+5 v的信号连接时需要进行3．3～5 v之间的电平转换。中断信号同样通过电平转换器件连接到cpld。地址和数据总线根据实际设计的需要连接功能器件。jtag接口连接到模块的一个标准的双列14脚直插连接器上。page0～3信号通过电平转换器件连接到cpld。
2．4 电源设计
系统电源包括+5 v．3．3 v，1．8 v，+15 v，-15 v。
dsp芯片核心电压为1．8 v，i／o电压为3．3 v，所以需要该板提供3．3 v和1．8 v两个电压源。d／a芯片需要提供+15 v，-15 v两种电源。+5 v电源是由系统提供，其他的电源均由+5 v电源转换获得。
对于线性稳压来说，其特点是电路结构简单，所需元件数量少，输入／输出压差可以很大，但其致命弱点就是效率低，功耗高。dc-dc电路的特点是效率高，升降压灵活，缺点是干扰和纹波较大。
对比凌特公司、国家半导体公司、德州仪器公司等的同类型电压转换芯片，选取德州仪器公司的tps73hd318模块作为3．3 v和1．8 v电压转换芯片。选用recom公：rec3-0515drw完成+5 v和+15 v，-15 v之间电压转换。他们具有90％以上的转换效率、简单的外围电路、更小的封装、2．5％以下的纹波电压等特点。
2．5 复位设计
如图4所示，复位的输入包括两个部分：max1232输出的reseta和电源芯片tps73hd318输出的resetb。max1232的输入为手动复位信号输入和看门狗喂狗信号输入。手动复位信号来自复位按钮，喂狗信号来自cpld。复位输出2个信号分别给dsp，d／a使用。
2．6 电平转换设计
由于dsp的接口电平为3．3 v，cpld和pc19052接口电平为5 v，为了将两部分兼容起来，需要使用电平转换缓冲芯片。如图5所示该器件有两个供电电源、两个方向控制端、两个使能端。通过连接不同的电压源可以为器件的信号引脚提供不同的电平。
2．7 a／d，d／a设计
a／d和d／a芯片通过电平缓冲期间与dsp的地址数据总线连接，由dsp芯片负责a／d和d／a的初始化以及读写控制。
3 cpld逻辑设计
cpld片内逻辑实现描述框图见图6。在cpld内部主要实现了三个的功能，与dsp总线的逻辑接口、内部的寄存器、控制逻辑。
与dsp总线的接口逻辑实现与dsp逻辑接口，使dsp对cpld的内部寄存器可以进行访问。状态寄存器为只读寄存器，用来读取中断状态、与双口ram进行通信的标志位等信息；控制寄存器为只写寄存器，用来控制中断屏蔽、修改通信的标志位。组合逻辑主要用来进行地址译码、读写译码。
4 dsp软件设计
dsp软件开发主要是在ti提供的集成开发环境ccs下，充分利用实时操作系统dsp／bios的强大功能，结合自己特定的处理算法．快速构筑一个满足需求的高效率的软件系统。在设计中，对dsp的初始化是必须的，该设计主要应用于实时控制系统中，其电路的主要功能是用于采集、运算、输出。程序流程图如图7所示，上电后存储在flash内的程序开始运行，dsp开始依次初始化ram存储器、cpld内部寄存器、a／d寄存器、d／a寄存器。初始化完成后开始读取a／d输入，由于a／d转换速度比读取的速度慢，在读取过程中需要查询a／d转换状态，等待a／d芯片输出转换完成信号。将读取的数据写入双口ram的指定位置，并刷新双口ram和cpld内部的标志位，通知主机读取数据。对a／d数据进行运算，根据运算结果控制d／a输出，等待查询d／a转换完成之后，程序再次跳转至读取a／d。
5 结 语
将该设计用于某一伺服控制系统，实现了系统功能，同时对系统的稳定性和可靠性给予了足够的关注。经长时间考核，本系统运行稳定可靠。
5G无线网关应用于养殖场料塔称重监测系统
机器人遭绑架？一男子看不惯在伯克利街道上漫游的送货机器人
芯海ADC芯片CS1243技术相关资料
三大运营商宣布“提速降费”
俄罗斯正式敞开大门 准备迎基因编辑入户
基于CPCI总线的智能A／D，D／A模块设计
防止量子计算机被攻击，我们该做些什么
远翔-LED驱动芯片-FP7208XR-G1
人工智能会让人力资本更值钱
计算机通信与网络v2 实验课程(18)
浩轩论币：比特币大牛爆冲5000大关，盈利以破200万
河南正式推出全国规模领先的IPv6商业应用网络建设实施计划
电装中国完成首笔ESG存款，积极推动绿色可持续发展
NICE发布人工智能软件的医疗技术简报
基于SCA的软件无线电在FPGA上设计与实现
智能离子风机风棒联网监控静电消除器
Autotalks宣布立即推出ZooZ 2安全设备
Pixel音频失真谷歌已承认是属于硬件问题
探析丰田第二代TSS实际测试成绩
关于霍尼韦尔Granit3800i工业级一维影像扫描器的性能分析和应用
0 引 言
在工业控制领域，为了实现采集和控制功能，经常会使用到a／d，d／a模块。在实际使用中a／d，d／a模块和主机之间通信方式可以有很多选择。比如rs 232，rs 422，网络等接口方式。在该设计中a／d，d／a模块通过cpci总线与主机通信，通过a／d接口采集数据，经过伺服控制软件处理，输出模拟量驱动执行机构。
从而实现一个闭环的控制。另外通过对dsp软件的修改，该模块还可以单独实现a／d或者d／a功能。
该设计中a／d，d／a模块具备以下功能：
(1)提供2路16位a／d，输入信号范围±5 v，精度要求小于士16 lsb；
(2)提供2路16位d／a，输出信号范围±5 v，精度要求小于土8 lsb，受系统复位控制；
(3)使用ti公司dsp(tms320vc33)作为板载处理器，该dsp主要实现管理a／d和d／a、运行控制算法、与主机通信功能，并受系统复位控制；
(4)dsp与主机采用双口ram(idt7133)实现数据交换功能。
1 设计原理
如图1硬件结构框图所示，该模块采用ti公司高性能cpu器件tms320vc33为核心。模块通过pci9052芯片与cpci总线连接，pci9052的本地总线的信号连接到双口ram的一端。双口ram的另一端通过电平缓冲器连接dsp。
dsp核心电路包括dsp芯片tms320vc33、数据ram cy7c1041vc33、程序flash芯片sst39vf800a组成；dsp的地址、数据、控制总线通过电平缓冲器件连接双口ram、a／d芯片、d／a芯片、cpld。dsp通过双口ram芯片与主控计算机进行数据交换；a／d芯片的初始化以及读写操作也由dsp负责完成；dsp控制d／a芯片输出模拟信号；cpld内部主要实现组合逻辑功能，将dsp输入的控制信号译码，然后输出给双口ram以及a／d，d／a等功能芯片使用。
双口ram芯片是实现智能板的重要组成，由于dsp与主控计算机的地址空间资源是分别进行独立分配的，无法直接进行互相访问，在两者之间需要一个数据缓冲，双口ram的特点使其可以满足这个要求。
2 实现方法
2．1 主要原器件选择
在该设计中采用成熟技术，选用常用、可靠的控制芯片，结合一些常用的外围电路和专用电路实现全部的功能。即选择pc19052作为接口芯片，利用该芯片实现pci总线从接口逻辑。
选择tms320vc33作为板载处理芯片，该芯片是ti公司推出的专门用于实现浮点运算的高性能dsp，数据处理能力强，并且包含丰富的外围电路扩展接口。
为了实现模块上的电平转换功能，选择应用比较广泛sn74alvc164245dl作为电平转换缓冲芯片。
2．2 pci9052与双口ram硬件接口实现
如图3所示pci9052与双口ram连接的本地总线信号包括地址、数据、控制信号3个部分。地址总线宽度为12位，数据总线宽度为16位，因此寻址空间为2 kb的16 b地址空间。控制信号包括读写控制信号和外设准备完成信号，当双口ram将外设准备完成信号拉低后，主机就可以通过输出读写控制信号对双口ram进行读写的操作。
2．3 dsp设计核心电路设计
dsp是整个设计核心，dsp核心电路由dsp芯片、flash和ram三个部分组成。dsp通过双口ram与处理计算机交换数据。
如图3所示，dsp核心电路设计如下所述。dsp的电源包括核心工作电压1．8 v与i／o电压3．3 v两种，分别由板上电源模块提供。时钟信号由外接晶振提供。复位信号由cpld提供，由于dsp的i／o电压为3．3 v，在与i／o电平标准为+5 v的信号连接时需要进行3．3～5 v之间的电平转换。中断信号同样通过电平转换器件连接到cpld。地址和数据总线根据实际设计的需要连接功能器件。jtag接口连接到模块的一个标准的双列14脚直插连接器上。page0～3信号通过电平转换器件连接到cpld。
2．4 电源设计
系统电源包括+5 v．3．3 v，1．8 v，+15 v，-15 v。
dsp芯片核心电压为1．8 v，i／o电压为3．3 v，所以需要该板提供3．3 v和1．8 v两个电压源。d／a芯片需要提供+15 v，-15 v两种电源。+5 v电源是由系统提供，其他的电源均由+5 v电源转换获得。
对于线性稳压来说，其特点是电路结构简单，所需元件数量少，输入／输出压差可以很大，但其致命弱点就是效率低，功耗高。dc-dc电路的特点是效率高，升降压灵活，缺点是干扰和纹波较大。
对比凌特公司、国家半导体公司、德州仪器公司等的同类型电压转换芯片，选取德州仪器公司的tps73hd318模块作为3．3 v和1．8 v电压转换芯片。选用recom公：rec3-0515drw完成+5 v和+15 v，-15 v之间电压转换。他们具有90％以上的转换效率、简单的外围电路、更小的封装、2．5％以下的纹波电压等特点。
2．5 复位设计
如图4所示，复位的输入包括两个部分：max1232输出的reseta和电源芯片tps73hd318输出的resetb。max1232的输入为手动复位信号输入和看门狗喂狗信号输入。手动复位信号来自复位按钮，喂狗信号来自cpld。复位输出2个信号分别给dsp，d／a使用。
2．6 电平转换设计
由于dsp的接口电平为3．3 v，cpld和pc19052接口电平为5 v，为了将两部分兼容起来，需要使用电平转换缓冲芯片。如图5所示该器件有两个供电电源、两个方向控制端、两个使能端。通过连接不同的电压源可以为器件的信号引脚提供不同的电平。
2．7 a／d，d／a设计
a／d和d／a芯片通过电平缓冲期间与dsp的地址数据总线连接，由dsp芯片负责a／d和d／a的初始化以及读写控制。
3 cpld逻辑设计
cpld片内逻辑实现描述框图见图6。在cpld内部主要实现了三个的功能，与dsp总线的逻辑接口、内部的寄存器、控制逻辑。
与dsp总线的接口逻辑实现与dsp逻辑接口，使dsp对cpld的内部寄存器可以进行访问。状态寄存器为只读寄存器，用来读取中断状态、与双口ram进行通信的标志位等信息；控制寄存器为只写寄存器，用来控制中断屏蔽、修改通信的标志位。组合逻辑主要用来进行地址译码、读写译码。
4 dsp软件设计
dsp软件开发主要是在ti提供的集成开发环境ccs下，充分利用实时操作系统dsp／bios的强大功能，结合自己特定的处理算法．快速构筑一个满足需求的高效率的软件系统。在设计中，对dsp的初始化是必须的，该设计主要应用于实时控制系统中，其电路的主要功能是用于采集、运算、输出。程序流程图如图7所示，上电后存储在flash内的程序开始运行，dsp开始依次初始化ram存储器、cpld内部寄存器、a／d寄存器、d／a寄存器。初始化完成后开始读取a／d输入，由于a／d转换速度比读取的速度慢，在读取过程中需要查询a／d转换状态，等待a／d芯片输出转换完成信号。将读取的数据写入双口ram的指定位置，并刷新双口ram和cpld内部的标志位，通知主机读取数据。对a／d数据进行运算，根据运算结果控制d／a输出，等待查询d／a转换完成之后，程序再次跳转至读取a／d。
5 结 语
将该设计用于某一伺服控制系统，实现了系统功能，同时对系统的稳定性和可靠性给予了足够的关注。经长时间考核，本系统运行稳定可靠。
5G无线网关应用于养殖场料塔称重监测系统
机器人遭绑架？一男子看不惯在伯克利街道上漫游的送货机器人
芯海ADC芯片CS1243技术相关资料
三大运营商宣布“提速降费”
俄罗斯正式敞开大门 准备迎基因编辑入户
基于CPCI总线的智能A／D，D／A模块设计
防止量子计算机被攻击，我们该做些什么
远翔-LED驱动芯片-FP7208XR-G1
人工智能会让人力资本更值钱
计算机通信与网络v2 实验课程(18)
浩轩论币：比特币大牛爆冲5000大关，盈利以破200万
河南正式推出全国规模领先的IPv6商业应用网络建设实施计划
电装中国完成首笔ESG存款，积极推动绿色可持续发展
NICE发布人工智能软件的医疗技术简报
基于SCA的软件无线电在FPGA上设计与实现
智能离子风机风棒联网监控静电消除器
Autotalks宣布立即推出ZooZ 2安全设备
Pixel音频失真谷歌已承认是属于硬件问题
探析丰田第二代TSS实际测试成绩
关于霍尼韦尔Granit3800i工业级一维影像扫描器的性能分析和应用