续命摩尔定律！英特尔提出晶体管密度翻倍新工艺
芯东西12月30日消息，英特尔在本周的ieee国际电子设备会议上展示了一项新的研究，或为续命摩尔定律提供下一步可行方向。
此项研究是英特尔一直热衷的堆叠纳米片晶体管技术，通过将pmos和nmos两种晶体管堆叠起来，可以将cmos电路的面积减少一半，这意味着未来集成电路晶体管密度可能会翻番。
一、用最简单cmos器件做实验，尺寸大小减一半
几乎每一台电子设备都离不开nmos和pmos两种晶体管的“协同合作”。在相同的电压下，两个晶体管只有一个会打开，把它们放在一起意味着只要有其中之一发生改变，电流才会流动，这大大地降低了能耗。
几十年以来，nmos和pmos晶体管在cmos电路中一直并排放置，如果我们想让cmos电路的尺寸更小，那两个晶体管的位置就应该更加贴近。
英特尔选择的方式，就是让它们堆叠起来。
▲堆叠的nmos和pmos晶体管（图源：英特尔）
有了堆叠晶体管这一巧思，英特尔使用了被称为下一代晶体管结构的纳米片晶体管技术。不同于以往晶体管主要由垂直硅鳍片构成，纳米片（nanosheet）的沟道区由多层、水平的、纳米级薄的片层堆叠而成。
▲cmos器件由平面发展至finfet、纳米薄片，进一步缩小电路尺寸。（图源：英特尔）
基于以上的思路，英特尔的工程师们设计了最简单的cmos逻辑电路，即反相器，它只包含两个晶体管、两个电源连接、一个输出和一个输入互连接口。
二、“进击”的堆叠工艺：同时构建pmos和nmos晶体管
英特尔制造堆叠纳米片的方案被称为自对准过程，因为它在一步中就可以构建出两个已经堆叠起来的晶体管，而不需要后期再将两块独立的晶体管再粘合在一起。
本质上，该堆叠工艺的改变是对纳米片晶体管制造步骤的修改。
首先，硅和硅锗的重复层将会被雕刻成狭长的窄鳍形状，然后，硅锗层会被蚀刻，只留下一组悬浮的硅纳米薄片。
通常来说，一组纳米片最后会形成一个晶体管。
但在新工艺中，为了形成nmos晶体管，顶部的两个纳米片被连接到磷掺杂的硅上；为了形成pmos晶体管，底部的两个纳米片被连接到硼掺杂的硅锗上。
▲由堆叠晶体管组成的反相器（图源：英特尔）
英特尔高级研究员兼组件研究总监robert chau表示，整套制作工艺当然会更加复杂，但是英特尔研究人员正努力使它尽可能简单。
他说：“复杂的制造流程会影响到制造堆叠cmos芯片的实用性。一旦解决了制造工艺实用性的问题，下一步就是要追求更好的性能。”
这可能将会涉及改进pmos晶体管，因为目前他们导电效率远低于nmos晶体管。robert chau表示，如果要改进导电效率，他们会考虑通过压缩应变或拉伸应变的方式改变晶体管沟道，使硅晶体变形，让载流子更快通过。
结语：纳米片领域，求新求变
不只是英特尔，其他许多研究机构也在寻求堆叠纳米片领域的创新设计。
比利时研究机构imec率先提出了cfet（纳米薄片场效应晶体管）的概念，并在去年ieee vlsi（超大规模集成电路大会）会议上报告了这一进程，但imec的这一成果并非完全由纳米片晶体管制成，它的底层是finfet，顶层是单一纳米片。台湾研究人员也曾发表一个用于pmos、nmos晶体管制造的cfet结构。
英特尔的堆叠纳米片晶体管技艺，会带我们走向摩尔定律的下一步吗？我们拭目以待。
什么样的UI设计才真正能帮助用户更安全、有效率地使用医疗设备?
超声波流量计的安装需要注意哪些问题
根据用途不同，医疗机器人如何分类
在人工智能技术的引领下，人工智能家居迎来了智能家居时代的风口
嫌魅族PRO7双屏加双摄丑？谍照让人惊艳，魅族官方给答案了
续命摩尔定律！英特尔提出晶体管密度翻倍新工艺
箱式变压器高压跳闸的原因和故障处理方法
为什么是“二维码”一枝独秀？
ING探索大数据时代下的金融最佳实践
Android 3.0 Honeycomb版本系统将亮相MWC2011
利用3D打印制作自行车零部件
AMD年内推出首款Fusion芯片 用于上网本
霍尔效应电流传感器集成电路封装的内部结构
行贿广汽集团高层，侮辱中国籍员工 电通数码CEO张喆翔被实名举报
中兴官方宣布中兴天机Axon 20 5G 尊版上市
集成电路设为一级学科，归于交叉学科门类
如何减小行星减速电机的噪音
数实深度融合，看数字技术如何助力制造迈向“智”造？
分叉的市场导致了数字货币有什么变化
iOS10.3最新消息：苹果iOS10.3.3Beta2公测版推送，为iOS11预热，iOS11功能早知道！
此项研究是英特尔一直热衷的堆叠纳米片晶体管技术，通过将pmos和nmos两种晶体管堆叠起来，可以将cmos电路的面积减少一半，这意味着未来集成电路晶体管密度可能会翻番。
一、用最简单cmos器件做实验，尺寸大小减一半
几乎每一台电子设备都离不开nmos和pmos两种晶体管的“协同合作”。在相同的电压下，两个晶体管只有一个会打开，把它们放在一起意味着只要有其中之一发生改变，电流才会流动，这大大地降低了能耗。
几十年以来，nmos和pmos晶体管在cmos电路中一直并排放置，如果我们想让cmos电路的尺寸更小，那两个晶体管的位置就应该更加贴近。
英特尔选择的方式，就是让它们堆叠起来。
▲堆叠的nmos和pmos晶体管（图源：英特尔）
有了堆叠晶体管这一巧思，英特尔使用了被称为下一代晶体管结构的纳米片晶体管技术。不同于以往晶体管主要由垂直硅鳍片构成，纳米片（nanosheet）的沟道区由多层、水平的、纳米级薄的片层堆叠而成。
▲cmos器件由平面发展至finfet、纳米薄片，进一步缩小电路尺寸。（图源：英特尔）
基于以上的思路，英特尔的工程师们设计了最简单的cmos逻辑电路，即反相器，它只包含两个晶体管、两个电源连接、一个输出和一个输入互连接口。
二、“进击”的堆叠工艺：同时构建pmos和nmos晶体管
英特尔制造堆叠纳米片的方案被称为自对准过程，因为它在一步中就可以构建出两个已经堆叠起来的晶体管，而不需要后期再将两块独立的晶体管再粘合在一起。
本质上，该堆叠工艺的改变是对纳米片晶体管制造步骤的修改。
首先，硅和硅锗的重复层将会被雕刻成狭长的窄鳍形状，然后，硅锗层会被蚀刻，只留下一组悬浮的硅纳米薄片。
通常来说，一组纳米片最后会形成一个晶体管。
但在新工艺中，为了形成nmos晶体管，顶部的两个纳米片被连接到磷掺杂的硅上；为了形成pmos晶体管，底部的两个纳米片被连接到硼掺杂的硅锗上。
▲由堆叠晶体管组成的反相器（图源：英特尔）
英特尔高级研究员兼组件研究总监robert chau表示，整套制作工艺当然会更加复杂，但是英特尔研究人员正努力使它尽可能简单。
他说：“复杂的制造流程会影响到制造堆叠cmos芯片的实用性。一旦解决了制造工艺实用性的问题，下一步就是要追求更好的性能。”
这可能将会涉及改进pmos晶体管，因为目前他们导电效率远低于nmos晶体管。robert chau表示，如果要改进导电效率，他们会考虑通过压缩应变或拉伸应变的方式改变晶体管沟道，使硅晶体变形，让载流子更快通过。
结语：纳米片领域，求新求变
不只是英特尔，其他许多研究机构也在寻求堆叠纳米片领域的创新设计。
比利时研究机构imec率先提出了cfet（纳米薄片场效应晶体管）的概念，并在去年ieee vlsi（超大规模集成电路大会）会议上报告了这一进程，但imec的这一成果并非完全由纳米片晶体管制成，它的底层是finfet，顶层是单一纳米片。台湾研究人员也曾发表一个用于pmos、nmos晶体管制造的cfet结构。
英特尔的堆叠纳米片晶体管技艺，会带我们走向摩尔定律的下一步吗？我们拭目以待。
什么样的UI设计才真正能帮助用户更安全、有效率地使用医疗设备?
超声波流量计的安装需要注意哪些问题
根据用途不同，医疗机器人如何分类
在人工智能技术的引领下，人工智能家居迎来了智能家居时代的风口
嫌魅族PRO7双屏加双摄丑？谍照让人惊艳，魅族官方给答案了
续命摩尔定律！英特尔提出晶体管密度翻倍新工艺
箱式变压器高压跳闸的原因和故障处理方法
为什么是“二维码”一枝独秀？
ING探索大数据时代下的金融最佳实践
Android 3.0 Honeycomb版本系统将亮相MWC2011
利用3D打印制作自行车零部件
AMD年内推出首款Fusion芯片 用于上网本
霍尔效应电流传感器集成电路封装的内部结构
行贿广汽集团高层，侮辱中国籍员工 电通数码CEO张喆翔被实名举报
中兴官方宣布中兴天机Axon 20 5G 尊版上市
集成电路设为一级学科，归于交叉学科门类
如何减小行星减速电机的噪音
数实深度融合，看数字技术如何助力制造迈向“智”造？
分叉的市场导致了数字货币有什么变化
iOS10.3最新消息：苹果iOS10.3.3Beta2公测版推送，为iOS11预热，iOS11功能早知道！