简述ESD的原理和测试2
随着摩尔定律的进一步缩小，器件尺寸越来越小，结深越来越浅，gox越来越薄，所以静电击穿越来越容易，而且在advance制程里面，silicide引入也会让静电击穿变得更加尖锐，所以几乎所有的芯片设计都要克服静电击穿问题。
静电放电保护可以从fab端的process解决，也可以从ic设计端的layout来设计，所以你会看到prcess有一个esd的option layer，或者design rule里面有esd的设计规则可供客户选择等等。当然有些客户也会自己根据spice model的电性通过layout来设计esd。
1、制程上的esd：要么改变pn结，要么改变pn结的负载电阻，而改变pn结只能靠esd_imp了，而改变与pn结的负载电阻，就是用non-silicide或者串联电阻的方法了。
source/drain的esd implant：因为我们的ldd结构在gate poly两边很容易形成两个浅结，而这个浅结的尖角电场比较集中，而且因为是浅结，所以它与gate比较近，所以受gate的末端电场影响比较大，所以这样的ldd尖角在耐esd放电的能力是比较差的(4kv)。但是这样的话这个额外的mos的gate就必须很长防止穿通(punchthrough)，而且因为器件不一样了，所以需要单独提取器件的spice model。
接触孔(contact)的esd implant：在ldd器件的n+漏极的孔下面打一个p+的硼，而且深度要超过n+漏极(drain)的深度，这样就可以让原来drain的击穿电压降低(8v-->6v)，所以可以在ldd尖角发生击穿之前先从drain击穿导走从而保护drain和gate的击穿。所以这样的设计能够保持器件尺寸不变，且mos结构没有改变，故不需要重新提取spice model。当然这种智能用于non-silicide制程，否则contact你也打不进去implant。
sab (salicide block)：一般我们为了降低mos的互连电容，我们会使用silicide/salicide制程，但是这样器件如果工作在输出端，我们的器件负载电阻变低，外界esd电压将会全部加载在ldd和gate结构之间很容易击穿损伤，所以在输出级的mos的silicide/salicide我们通常会用sab(salicide block)光罩挡住rpo，不要形成silicide，增加一个photo layer成本增加，但是esd电压可以从1kv提高到4kv。
4)串联电阻法：这种方法不用增加光罩，应该是最省钱的了，原理有点类似第三种(sab)增加电阻法，我就故意给他串联一个电阻(比如rs_nw，或者hir，等)，这样也达到了sab的方法。
2、设计上的esd：这就完全靠设计者的功夫了，有些公司在设计规则就已经提供给客户solution了，客户只要照着画就行了，有些没有的则只能靠客户自己的designer了，很多设计规则都是写着这个只是guideline/reference，不是guarantee的。一般都是把gate/source/bulk短接在一起，把drain结在i/o端承受esd的浪涌(surge)电压，nmos称之为ggnmos (gate-grounded nmos)，pmos称之为gdpmos (gate-to-drain pmos)。
以nmos为例，原理都是gate关闭状态，source/bulk的pn结本来是短接0偏的，当i/o端有大电压时，则drain/bulk pn结雪崩击穿，瞬间bulk有大电流与衬底电阻形成压差导致bulk/source的pn正偏，所以这个mos的寄生横向npn管进入放大区(发射结正偏,集电结反偏)，所以呈现snap-back特性，起到保护作用。pmos同理推导。
这个原理看起来简单，但是设计的精髓(know-how)是什么？怎么触发bjt？怎么维持snap-back？怎么撑到hbm>2kv or 4kv？
如何触发？必须有足够大的衬底电流，所以后来发展到了现在普遍采用的多指交叉并联结构(multi-finger)。但是这种结构主要技术问题是基区宽度增加，放大系数减小，所以snap-back不容易开启。而且随着finger数量增多，会导致每个finger之间的均匀开启变得很困难，这也是esd设计的瓶颈所在。
如果要改变这种问题，大概有两种做法(因为triger的是电压，改善电压要么是电阻要么是电流)：1、利用sab(salicide-block)在i/o的drain上形成一个高阻的non-silicide区域，使得漏极方块电阻增大，而使得esd电流分布更均匀，从而提高泄放能力；2、增加一道p-esd (inner-pickup imp，类似上面的接触孔p+ esd imp)，在n+drain下面打一个p+，降低drain的雪崩击穿电压，更早有比较多的雪崩击穿电流(详见文献论文: inner pickup on esd of multi-finger nmos.pdf)。
对于snap-back的esd有两个小小的常识要跟大家分享一下：
1)nmos我们通常都能看到比较好的snap-back特性，但是实际上pmos很难有snap-back特性，而且pmos耐esd的特性普遍比nmos好，这个道理同hci效应，主要是因为nmos击穿时候产生的是电子，迁移率很大，所以isub很大容易使得bulk/source正向导通，但是pmos就难咯。
trigger电压/hold电压: trigger电压当然就是之前将的snap-back的第一个拐点(knee-point)，寄生bjt的击穿电压，而且要介于bvceo与bvcbo之间。而hold电压就是要维持snap-back持续on，但是又不能进入栅锁(latch-up)状态，否则就进入二次击穿(热击穿)而损坏了。还有个概念就是二次击穿电流，就是进入latch-up之后i^2*r热量骤增导致硅融化了，而这个就是要限流，可以通过控制w/l，或者增加一个限流高阻，最简单最常用的方法是拉大drain的距离/拉大sab的距离(esd rule的普遍做法)。3、栅极耦合(gate-couple) esd技术：我们刚刚讲过，multi-finger的esd设计的瓶颈是开启的均匀性，假设有10只finger，而在esd 放电发生时，这10 支finger 并不一定会同时导通(一般是因breakdown 而导通)，常见到只有2-3 支finger会先导通，这是因布局上无法使每finger的相对位置及拉线方向完全相同所致，这23 支finger 一导通，esd电流便集中流向这23支的finger，而其它的finger 仍是保持关闭的，所以其esd 防护能力等效于只有2~3 支finger的防护能力，而非10 支finger 的防护能力。
这也就是为何组件尺寸已经做得很大，但esd 防护能力并未如预期般地上升的主要原因，增打面积未能预期带来esd增强，怎么办？其实很简单，就是要降低vt1(trigger电压)，我们通过栅极增加电压的方式，让衬底先开启代替击穿而提前导通产生衬底电流，这时候就能够让其他finger也一起开启进入导通状态，让每个finger都来承受esd电流，真正发挥大面积的esd作用。
但是这种gcnmos的esd设计有个缺点是沟道开启了产生了电流容易造成栅氧击穿，所以他不见的是一种很好的esd设计方案，而且有源区越小则栅压的影响越大，而有源区越大则snap-back越难开启，所以很难把握。
4、还有一种复杂的esd保护电路: 可控硅晶闸管(scr: silicon controlled rectifier)，它就是我们之前讲过的cmos寄生的pnpn结构触发产生snap-back并且latch-up，通过on/off实现对电路的保护，大家可以回顾一下，只要把上一篇里面那些抑制latch-up的factor想法让其发生就可以了，不过只能适用于layout，不能适用于process，否则latch-up又要fail了。
最后，esd的设计学问太深了，我这里只是抛砖引玉给fab的人科普一下了，基本上esd的方案有如下几种:电阻分压、二极管、mos、寄生bjt、scr(pnpn structure)等几种方法。而且esd不仅和design相关，更和fab的process相关，而且学问太深了，我也不是很懂。
6月份即将上市的四款新机:努比亚Z17,OPPOR11,华为荣耀9,一加5,哪一款是你的菜?
怎样用TDA7296和NE5532制作电脑音箱功率放大器
印度GST税率上调50% 小米等手机厂商价格提高
物联网是怎么运行和工作的呢 物联网核心技术是什么
vivoX6 Plus评测：豪华HiFi音效芯片
简述ESD的原理和测试2
芯片是什么专业学的
探讨光纤通信的大功率和高速应用
iphone8什么时候上市?iphone8最新消息:iphone 8九月发布,外观长这样要1000美元也值了!
M5连接器4芯电蜂
集成稳压器消除了对分立元件的需求
智能化的巡检机器人，高温恶劣天气下照常作业
PLC过程控制系统常见故障的分布分析及维护
泰克P6015a高压探头产品特点解析
EVGA推极品卡皇风冷水冷二合一 1080 Ti FTW3 HYBRID
CPU应该如何选择散热器
北自科技在上交所主板上市
弘扬“雷克”精神，拥抱智能时代
零零无限科技V-Coptr Falcon无人机，采用双螺旋桨设计降低用电量
电池充电器功能与充电拓扑结构的详解
静电放电保护可以从fab端的process解决，也可以从ic设计端的layout来设计，所以你会看到prcess有一个esd的option layer，或者design rule里面有esd的设计规则可供客户选择等等。当然有些客户也会自己根据spice model的电性通过layout来设计esd。
1、制程上的esd：要么改变pn结，要么改变pn结的负载电阻，而改变pn结只能靠esd_imp了，而改变与pn结的负载电阻，就是用non-silicide或者串联电阻的方法了。
source/drain的esd implant：因为我们的ldd结构在gate poly两边很容易形成两个浅结，而这个浅结的尖角电场比较集中，而且因为是浅结，所以它与gate比较近，所以受gate的末端电场影响比较大，所以这样的ldd尖角在耐esd放电的能力是比较差的(4kv)。但是这样的话这个额外的mos的gate就必须很长防止穿通(punchthrough)，而且因为器件不一样了，所以需要单独提取器件的spice model。
接触孔(contact)的esd implant：在ldd器件的n+漏极的孔下面打一个p+的硼，而且深度要超过n+漏极(drain)的深度，这样就可以让原来drain的击穿电压降低(8v-->6v)，所以可以在ldd尖角发生击穿之前先从drain击穿导走从而保护drain和gate的击穿。所以这样的设计能够保持器件尺寸不变，且mos结构没有改变，故不需要重新提取spice model。当然这种智能用于non-silicide制程，否则contact你也打不进去implant。
sab (salicide block)：一般我们为了降低mos的互连电容，我们会使用silicide/salicide制程，但是这样器件如果工作在输出端，我们的器件负载电阻变低，外界esd电压将会全部加载在ldd和gate结构之间很容易击穿损伤，所以在输出级的mos的silicide/salicide我们通常会用sab(salicide block)光罩挡住rpo，不要形成silicide，增加一个photo layer成本增加，但是esd电压可以从1kv提高到4kv。
4)串联电阻法：这种方法不用增加光罩，应该是最省钱的了，原理有点类似第三种(sab)增加电阻法，我就故意给他串联一个电阻(比如rs_nw，或者hir，等)，这样也达到了sab的方法。
2、设计上的esd：这就完全靠设计者的功夫了，有些公司在设计规则就已经提供给客户solution了，客户只要照着画就行了，有些没有的则只能靠客户自己的designer了，很多设计规则都是写着这个只是guideline/reference，不是guarantee的。一般都是把gate/source/bulk短接在一起，把drain结在i/o端承受esd的浪涌(surge)电压，nmos称之为ggnmos (gate-grounded nmos)，pmos称之为gdpmos (gate-to-drain pmos)。
以nmos为例，原理都是gate关闭状态，source/bulk的pn结本来是短接0偏的，当i/o端有大电压时，则drain/bulk pn结雪崩击穿，瞬间bulk有大电流与衬底电阻形成压差导致bulk/source的pn正偏，所以这个mos的寄生横向npn管进入放大区(发射结正偏,集电结反偏)，所以呈现snap-back特性，起到保护作用。pmos同理推导。
这个原理看起来简单，但是设计的精髓(know-how)是什么？怎么触发bjt？怎么维持snap-back？怎么撑到hbm>2kv or 4kv？
如何触发？必须有足够大的衬底电流，所以后来发展到了现在普遍采用的多指交叉并联结构(multi-finger)。但是这种结构主要技术问题是基区宽度增加，放大系数减小，所以snap-back不容易开启。而且随着finger数量增多，会导致每个finger之间的均匀开启变得很困难，这也是esd设计的瓶颈所在。
如果要改变这种问题，大概有两种做法(因为triger的是电压，改善电压要么是电阻要么是电流)：1、利用sab(salicide-block)在i/o的drain上形成一个高阻的non-silicide区域，使得漏极方块电阻增大，而使得esd电流分布更均匀，从而提高泄放能力；2、增加一道p-esd (inner-pickup imp，类似上面的接触孔p+ esd imp)，在n+drain下面打一个p+，降低drain的雪崩击穿电压，更早有比较多的雪崩击穿电流(详见文献论文: inner pickup on esd of multi-finger nmos.pdf)。
对于snap-back的esd有两个小小的常识要跟大家分享一下：
1)nmos我们通常都能看到比较好的snap-back特性，但是实际上pmos很难有snap-back特性，而且pmos耐esd的特性普遍比nmos好，这个道理同hci效应，主要是因为nmos击穿时候产生的是电子，迁移率很大，所以isub很大容易使得bulk/source正向导通，但是pmos就难咯。
trigger电压/hold电压: trigger电压当然就是之前将的snap-back的第一个拐点(knee-point)，寄生bjt的击穿电压，而且要介于bvceo与bvcbo之间。而hold电压就是要维持snap-back持续on，但是又不能进入栅锁(latch-up)状态，否则就进入二次击穿(热击穿)而损坏了。还有个概念就是二次击穿电流，就是进入latch-up之后i^2*r热量骤增导致硅融化了，而这个就是要限流，可以通过控制w/l，或者增加一个限流高阻，最简单最常用的方法是拉大drain的距离/拉大sab的距离(esd rule的普遍做法)。3、栅极耦合(gate-couple) esd技术：我们刚刚讲过，multi-finger的esd设计的瓶颈是开启的均匀性，假设有10只finger，而在esd 放电发生时，这10 支finger 并不一定会同时导通(一般是因breakdown 而导通)，常见到只有2-3 支finger会先导通，这是因布局上无法使每finger的相对位置及拉线方向完全相同所致，这23 支finger 一导通，esd电流便集中流向这23支的finger，而其它的finger 仍是保持关闭的，所以其esd 防护能力等效于只有2~3 支finger的防护能力，而非10 支finger 的防护能力。
这也就是为何组件尺寸已经做得很大，但esd 防护能力并未如预期般地上升的主要原因，增打面积未能预期带来esd增强，怎么办？其实很简单，就是要降低vt1(trigger电压)，我们通过栅极增加电压的方式，让衬底先开启代替击穿而提前导通产生衬底电流，这时候就能够让其他finger也一起开启进入导通状态，让每个finger都来承受esd电流，真正发挥大面积的esd作用。
但是这种gcnmos的esd设计有个缺点是沟道开启了产生了电流容易造成栅氧击穿，所以他不见的是一种很好的esd设计方案，而且有源区越小则栅压的影响越大，而有源区越大则snap-back越难开启，所以很难把握。
4、还有一种复杂的esd保护电路: 可控硅晶闸管(scr: silicon controlled rectifier)，它就是我们之前讲过的cmos寄生的pnpn结构触发产生snap-back并且latch-up，通过on/off实现对电路的保护，大家可以回顾一下，只要把上一篇里面那些抑制latch-up的factor想法让其发生就可以了，不过只能适用于layout，不能适用于process，否则latch-up又要fail了。
最后，esd的设计学问太深了，我这里只是抛砖引玉给fab的人科普一下了，基本上esd的方案有如下几种:电阻分压、二极管、mos、寄生bjt、scr(pnpn structure)等几种方法。而且esd不仅和design相关，更和fab的process相关，而且学问太深了，我也不是很懂。
6月份即将上市的四款新机:努比亚Z17,OPPOR11,华为荣耀9,一加5,哪一款是你的菜?
怎样用TDA7296和NE5532制作电脑音箱功率放大器
印度GST税率上调50% 小米等手机厂商价格提高
物联网是怎么运行和工作的呢 物联网核心技术是什么
vivoX6 Plus评测：豪华HiFi音效芯片
简述ESD的原理和测试2
芯片是什么专业学的
探讨光纤通信的大功率和高速应用
iphone8什么时候上市?iphone8最新消息:iphone 8九月发布,外观长这样要1000美元也值了!
M5连接器4芯电蜂
集成稳压器消除了对分立元件的需求
智能化的巡检机器人，高温恶劣天气下照常作业
PLC过程控制系统常见故障的分布分析及维护
泰克P6015a高压探头产品特点解析
EVGA推极品卡皇风冷水冷二合一 1080 Ti FTW3 HYBRID
CPU应该如何选择散热器
北自科技在上交所主板上市
弘扬“雷克”精神，拥抱智能时代
零零无限科技V-Coptr Falcon无人机，采用双螺旋桨设计降低用电量
电池充电器功能与充电拓扑结构的详解