Xilinx Vivado LOCK_PINS属性介绍
lock_pins 是 xilinx vivado 做物理约束的属性之一。用来将lut的逻辑输入（i0,，i1，i2...）绑定到其物理输入pin上（a6，a5，a4...）。
常用的场景是将 timing-critical 的 lut 的输入绑定到其延迟比较低的pin a6 和 a5上。
对于6输入的lut，其不同输入pin之间的延迟查可以达到几十到上百皮秒。
下面是使用lock_pins的一个例子，将i0绑定到a5，i1绑定到a6。（i0为lut输入的最低位）
% set mylut2 [get_cells u0/u1/i_365]% set_property lock_pins {i0:a5 i1:a6} $mylut2# which you can verify by typing the following line in the tcl console:% get_property lock_pins $mylut2
普适型加速度计工作原理及优势
联想企业购，中小企业一站式IT采购之选
工业二维码是什么,如何使用工业二维码
Arm推出用于笔记本电脑的新型CPU
标准雷电流波形参数
Xilinx Vivado LOCK_PINS属性介绍
运营商应该主动减负并向存量经营转型
为什么带外通信对于下一代无线充电技术非常重要?
人工智能达到了什么程度?人工智能发展前景如何?
英特尔傲腾H20混合固态盘详细参数解析
钻石2 G-SMAR电池和飞毛腿电池性能大比拼
成为机器学习工程师需要了解关键性问题
ups电源原理图
外媒:英国政府将投资6分钟内完成充电的电池开发项目
国家重视后,量子计算概念股集体应声上涨
便携式智能药盒的设计特点是什么
微软优化ReFS格式，提升Windows 11性能与兼容性
格兰仕硬核实力支撑 塑造“国民家电”
中金数据与腾讯云合作，将共同布局拓展信息安全、区块链等业务领域
开关电源变压器发热原因
常用的场景是将 timing-critical 的 lut 的输入绑定到其延迟比较低的pin a6 和 a5上。
对于6输入的lut，其不同输入pin之间的延迟查可以达到几十到上百皮秒。
下面是使用lock_pins的一个例子，将i0绑定到a5，i1绑定到a6。（i0为lut输入的最低位）
% set mylut2 [get_cells u0/u1/i_365]% set_property lock_pins {i0:a5 i1:a6} $mylut2# which you can verify by typing the following line in the tcl console:% get_property lock_pins $mylut2
普适型加速度计工作原理及优势
联想企业购，中小企业一站式IT采购之选
工业二维码是什么,如何使用工业二维码
Arm推出用于笔记本电脑的新型CPU
标准雷电流波形参数
Xilinx Vivado LOCK_PINS属性介绍
运营商应该主动减负并向存量经营转型
为什么带外通信对于下一代无线充电技术非常重要?
人工智能达到了什么程度?人工智能发展前景如何?
英特尔傲腾H20混合固态盘详细参数解析
钻石2 G-SMAR电池和飞毛腿电池性能大比拼
成为机器学习工程师需要了解关键性问题
ups电源原理图
外媒:英国政府将投资6分钟内完成充电的电池开发项目
国家重视后,量子计算概念股集体应声上涨
便携式智能药盒的设计特点是什么
微软优化ReFS格式，提升Windows 11性能与兼容性
格兰仕硬核实力支撑 塑造“国民家电”
中金数据与腾讯云合作，将共同布局拓展信息安全、区块链等业务领域
开关电源变压器发热原因