电磁兼容与电路保护技术探析

便携设备面临着诸多潜在的电磁干扰(emi)/射频干扰(rfi)源的风险，如开关负载、电源电压波动、短路、雷电、开关电源、rf放大器和功率放大器及时钟信号的高频噪声等。因此，电路设计和电磁兼容性(emc)设计的技术水平对产品的质量和技术性能指标将起到非常关键的作用。
电磁干扰通常有两种情形，即传导干扰和辐射干扰。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络。因此对emc问题的研究实际上就是对干扰源、耦合途径、敏感设备三者之间关系的研究。电磁兼容设计就是针对电子产品中产生的电磁干扰进行优化设计，使之成为符合电磁兼容性标准的产品。
在电子线路中只要有电场或磁场存在，就会产生电磁干扰。在高速pcb及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其它系统或本系统内其他子系统的正常工作。
电磁兼容设计考虑为节省能源和提高工作效率，目前大多数电子产品都选用开关电源供电。同时，越来越多的产品也都含有数字电路，以便提供更多的应用功能。开关电源电路和数字电路中的时钟电路是目前电子产品中最主要的电磁干扰源，它们是电磁兼容设计的主要内容。设计中，需要把模拟信号部分、高速数字电路部分以及噪声源dc-dc电源三部分合理地分开，使相互间的信号耦合达到最小。在器件布设方面，遵从相互关联的器件尽量靠近的原则，这样可以获得较好的抗噪声效果。此外，印刷电路板中电源线和地线的设计是克服电磁干扰的重要手段。
一些电子产品由于对电磁兼容性的考虑不足，致使产品没有达到电磁兼容标准的要求，重新设计将大大推迟产品的上市时间，因此，电磁兼容性的改变显得比较重要。首先，要根据实际情况对产品进行诊断，找出干扰源及相互干扰的途径和方式，依据分析结果，进行有针对性的整改。如：对干扰源进行允许范围内的减弱;分类整理电线电缆以减少线间耦合;改善地线系统;选择高导电材料和铁磁性材料实现电磁屏蔽等。当这些措施均无法有效改善产品的电磁兼容性能时，改变电路板的布线结构是解决问题的根本办法。
电路的esd保护静电放电(esd)是从事硬件设计和生产的工程师都必须掌握的知识。很多开发人员往往会遇到这样的情形：实验室中开发的产品，测试完全通过，但客户使用一段时间后，即会出现异常现象，故障率也不是很高。一般情况下，这些问题大多由于浪涌冲击、esd冲击等原因造成。在电子产品的装配和制造过程中，超过25%的半导体芯片的损坏归咎于esd。随着微电子技术的广泛应用及电磁环境越来越复杂，人们对静电放电的电磁场效应如电磁干扰(emi)及电磁兼容性(emc)问题越来越重视。
电路设计工程师一般通过一定数量的瞬间电压抑制器(tvs)器件增加保护。如固状器件(二极管)、金属氧化物变阻器(mov)、可控硅整流器、其他可变电压的材料(新聚合物器件)、气体电子管和简单的火花隙。随着新一代高速电路的出现，器件的工作频率已经从几khz上升到ghz，对用于esd保护的高容量无源器件的要求也越来越高。例如，tvs必须迅速响应到来的浪涌电压，当浪涌电压在0.7ns达到8kv(或更高)峰值时，tvs器件的触发或调整电压 (与输入线平行)必须足够低以便作为一个有效的电压分配器。安森美半导体的nuc2401是一款带集成低电容esd保护功能的共模滤波器，能提供高速 usb 2.0信号必要的带宽、恰当的共模衰减及敏感的内部电路esd保护，保持了信号的完整性。vishay公司vbus054b-hs3是一种单芯片esd解决方案，线路电容间的差别非常小，可保护双高速usb端口，以防瞬态电压信号。还可对略低于接地电平的负瞬态进行钳位，同时在略高于5v工作电压范围对正瞬态进行钳位。现在，电路设计工程师在高频电路设计中越来越多地采用esd抑制方案。尽管低成本的硅二极管(或变阻器)的触发/箝位电压非常低，但其高频容量和漏电流无法满足不断增长的应用需求。聚合物esd抑制器在频率高达6ghz时的衰减小于0.2db，对电路的影响几乎可以忽略不计。
电磁兼容和电路保护对所有电子产品的设计而言都是无法回避的问题。电路设计工程师除了熟悉电磁兼容相关标准，设计中还需综合考虑器件本身的性能、寄生参数、产品性能、成本以及系统设计中的每个功能模块，通过布局布线优化、增加去耦电容、磁珠、磁环、屏蔽、pcb谐振抑制等措施来确保emi在控制范围之内。在制定电路保护设计方案时，最重要的是首先掌握因应的技术方案和设计手段，并据此选择正确的esd保护器件。
总结：
电磁兼容性emc包括两个方面的要求：一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值;另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度，即电磁敏感性。随着工程师们的热心研究，难题也逐渐被攻克了。