工程师对以更低功耗实现更快采样的回答
我们生活在一个模拟世界中，尽管数字技术占主导地位。在域之间移动会导致量化错误;这是不可避免的。工程师的工作是使这种过渡尽可能无缝，这就是adc和dac的用武之地。
模数转换（adc）可以采取多种形式，并有许多折衷方案。从根本上说，关键品质因数是准确性和速度。更复杂的是，这两个参数通常是相反的;更高的精度需要更多的位，但添加更多的位会降低采样率。更快的转换通常以有效位数为代价。从广义上讲，选择由δ-σ转换拓扑（高分辨率，长延迟）或闪存转换器（高速，但以功耗和面积为代价）结束。介于这两个极端之间的是逐次逼近寄存器或sar转换器。这种“金发姑娘”技术在分辨率和速度之间提供了很好的折衷，但它也有其局限性。
一般来说，sar转换器一直是无线通信中使用的模拟前端（afe）的不错选择，这要归功于它们兼具精度和速度。随着物联网的覆盖范围从核心进一步延伸，将边缘永远向外推，对afe的需求不断增长，afe能够以更高的频率（因此更高的采样率）处理更复杂的协议，但功耗更低。我们不要称其为问题，而是将其称为机会，以找到一种技术，可以在无线连接需要安装到足够小的东西中佩戴在耳朵中的时代实现更小，更快，更低功耗的afe，并且可能由从其操作环境中收集的能量供电。
特区的一些背景
顾名思义，sar的工作原理是连续近似模拟输入的值，反复将输入电压与反复减半的基准电压进行比较，直到基准电压源和源极之间的差异无法区分或满足设计要求。每次比较都会生成一个“更高”或“更低”的结果，该结果在数字输出中形成一个位，从最高有效位开始。这种情况一直持续到转换器以足够的精度产生足够的位来表示模拟输入。
图 1：3 位 sar adc 示例
由于所有步骤都需要在采样周期内完成，因此可能的位数将主要取决于电路中需要更改的元件的响应时间。这包括用于与输入电压进行比较的基准电压（通常存储在由开关和电容器组成的采样保持电路中）。反过来，该基准电压（通常）由数模转换器或dac产生。因此，sar转换器的采样速率将在一定程度上由用于产生基准电压和控制逻辑的dac决定，但通常sar性能实际上受到比较器速度的限制。输入端的开关电容（实际上是一个低通滤波器）引入了一个较高的频率阈值，但由于开关的电阻较低，电容很小，这意味着转换器通常可以处理数百mhz或更高的信号;特区的另一个积极特征。
就整体精度而言，而不仅仅是分辨率，重要的是dac产生的基准电压（而不是比较器的dac产生的电压）也尽可能准确，因为所有其他测量值都与此相关。尽可能多地集成整体解决方案的sar，包括开关电容s&h和dac参考电压发生器，将提供最佳性能。
克服sar转换器的局限性
流水线adc具有多个级，每个级处理转换过程的一部分。随着每个阶段完成其操作，它可以自由地接受下一个样品。流水线adc提供的主要优势之一是其速度;一旦管道完全启动，它就可以在新样本“推送”数据时生成新的输出。sar 的架构通常基于多次使用的单级，而流水线转换器使用并行性来加快速度。
将sar和流水线方法相结合，可以产生所谓的sar辅助流水线adc。adesto的工程师已经实施了这种方法，以创建一个adc，该adc可以在高带宽下以最大的速度和精度运行，但需要最小的功率和面积。
阿德斯托开发的转换器使用两个sar级;第一级处理输出的最高有效位，而第二级处理最低有效位。通过添加数字模块来处理时序和校正（见图2），sar辅助流水线转换器生成结果的时间不到同类sar转换器的一半，而不会受到传统流水线adc相关的损失（包括物理尺寸和功耗）。
图 2：sar 辅助流水线 adc 架构
简单来说，一旦第一个sar阶段完成转换，它就可以接受新样本，而第二个sar阶段完成第一个样品的转换。两级之间的放大器增益放宽了对第二个sar的要求，从而形成了比sar本身更节能的解决方案。
图3显示了adesto的sar辅助管道adc的框图。
图 3：adesto 的单通道 sar 辅助流水线 adc
如图3所示，adesto开发的ip集成了所有关键功能，包括基准电压发生器、定时和控制逻辑、数字校准以及去耦电容。对所有模拟模块使用深n阱技术可提供对基板噪声的抗扰度，当ip被许可供客户在可能没有专用模拟电源的设计中使用时，这一点尤其重要。该设计非常全面，因为它不需要外部基准电压源或稳压器。
相同的内核 ip 已用于开发针对正交 i/q 调制架构的双通道解决方案（图 4）。可以看出，某些功能可以在两个通道之间共享，同时包括单独的基准电压缓冲器和时钟树，以最大程度地减少通道之间的串扰。
图 4：adesto 的双通道 sar 辅助流水线 adc
这种方法提供的主要优点之一是其低功耗操作。adesto部署在现已上市的批量ip中，包括采用28nm工艺的双通道解决方案，每个通道提供160m样本/秒，总功耗仅为18mw。该adc的总芯片面积仅为0.055mm2，因此具有极高的面积效率。尽管集成度如此之高，但它可以提供63.1db的sndr，通道之间的串扰低于-80.0db。
同一转换器的八通道版本可以同时处理四个i/q通道，工作速率为122.88msamples/s，功耗仅为45mw。它的有效位数（enob）为10.2位，但仍然只需要0.3mm2的芯片面积。adesto还可以提供12位sar辅助流水线adc，在仅0.05mm2的芯片面积内实现200m采样/秒的采样速率，耗散10mw。
afe在很大程度上依赖于adc的性能，而不起眼的sar是工程师可用的最可靠和最通用的架构之一。这只是adesto提供的ip的一个例子，该ip已经过优化，可满足最新应用的需求。
利用光学涡流进行下一代精密印刷
Adobe Flash Player正式停止更新和发行
AR公司提供了在移动网络浏览器上与AR内容交互的方式
MEMS超声换能器助力中耳感染快速诊断
音圈模组3D打印技术放疗治妇科癌症
工程师对以更低功耗实现更快采样的回答
如何实现MSP430能耗的实时监控？（2）
晶能光电PPG传感器在智能手表的应用
DNA to Face AI面部识别技术 会是寻人缉凶的一颗“银弹”吗？
为何国内芯片高度依赖进口？
携手德州仪器 奥迪将带来丰富的车载媒体功能
情感分析概述 人工智能技术落地
服务器数据恢复—服务器raid5故障导致上层分区无法访问的数据恢复案例
如何应对人工智能时代的到来？
恩智浦和IBM联合公布里程碑式道路收费试验结果
工信部：鼓励企业研发换电模式车型，推动新能源汽车产业高质量发展
土壤肥料速测仪的详细介绍
SIMATIC S7-1500数据块介绍其应用（1）
中兴到华为,美国调查从未停止
电路板清洗剂有哪些种类 稀释剂可以代替清洁剂吗
模数转换（adc）可以采取多种形式，并有许多折衷方案。从根本上说，关键品质因数是准确性和速度。更复杂的是，这两个参数通常是相反的;更高的精度需要更多的位，但添加更多的位会降低采样率。更快的转换通常以有效位数为代价。从广义上讲，选择由δ-σ转换拓扑（高分辨率，长延迟）或闪存转换器（高速，但以功耗和面积为代价）结束。介于这两个极端之间的是逐次逼近寄存器或sar转换器。这种“金发姑娘”技术在分辨率和速度之间提供了很好的折衷，但它也有其局限性。
一般来说，sar转换器一直是无线通信中使用的模拟前端（afe）的不错选择，这要归功于它们兼具精度和速度。随着物联网的覆盖范围从核心进一步延伸，将边缘永远向外推，对afe的需求不断增长，afe能够以更高的频率（因此更高的采样率）处理更复杂的协议，但功耗更低。我们不要称其为问题，而是将其称为机会，以找到一种技术，可以在无线连接需要安装到足够小的东西中佩戴在耳朵中的时代实现更小，更快，更低功耗的afe，并且可能由从其操作环境中收集的能量供电。
特区的一些背景
顾名思义，sar的工作原理是连续近似模拟输入的值，反复将输入电压与反复减半的基准电压进行比较，直到基准电压源和源极之间的差异无法区分或满足设计要求。每次比较都会生成一个“更高”或“更低”的结果，该结果在数字输出中形成一个位，从最高有效位开始。这种情况一直持续到转换器以足够的精度产生足够的位来表示模拟输入。
图 1：3 位 sar adc 示例
由于所有步骤都需要在采样周期内完成，因此可能的位数将主要取决于电路中需要更改的元件的响应时间。这包括用于与输入电压进行比较的基准电压（通常存储在由开关和电容器组成的采样保持电路中）。反过来，该基准电压（通常）由数模转换器或dac产生。因此，sar转换器的采样速率将在一定程度上由用于产生基准电压和控制逻辑的dac决定，但通常sar性能实际上受到比较器速度的限制。输入端的开关电容（实际上是一个低通滤波器）引入了一个较高的频率阈值，但由于开关的电阻较低，电容很小，这意味着转换器通常可以处理数百mhz或更高的信号;特区的另一个积极特征。
就整体精度而言，而不仅仅是分辨率，重要的是dac产生的基准电压（而不是比较器的dac产生的电压）也尽可能准确，因为所有其他测量值都与此相关。尽可能多地集成整体解决方案的sar，包括开关电容s&h和dac参考电压发生器，将提供最佳性能。
克服sar转换器的局限性
流水线adc具有多个级，每个级处理转换过程的一部分。随着每个阶段完成其操作，它可以自由地接受下一个样品。流水线adc提供的主要优势之一是其速度;一旦管道完全启动，它就可以在新样本“推送”数据时生成新的输出。sar 的架构通常基于多次使用的单级，而流水线转换器使用并行性来加快速度。
将sar和流水线方法相结合，可以产生所谓的sar辅助流水线adc。adesto的工程师已经实施了这种方法，以创建一个adc，该adc可以在高带宽下以最大的速度和精度运行，但需要最小的功率和面积。
阿德斯托开发的转换器使用两个sar级;第一级处理输出的最高有效位，而第二级处理最低有效位。通过添加数字模块来处理时序和校正（见图2），sar辅助流水线转换器生成结果的时间不到同类sar转换器的一半，而不会受到传统流水线adc相关的损失（包括物理尺寸和功耗）。
图 2：sar 辅助流水线 adc 架构
简单来说，一旦第一个sar阶段完成转换，它就可以接受新样本，而第二个sar阶段完成第一个样品的转换。两级之间的放大器增益放宽了对第二个sar的要求，从而形成了比sar本身更节能的解决方案。
图3显示了adesto的sar辅助管道adc的框图。
图 3：adesto 的单通道 sar 辅助流水线 adc
如图3所示，adesto开发的ip集成了所有关键功能，包括基准电压发生器、定时和控制逻辑、数字校准以及去耦电容。对所有模拟模块使用深n阱技术可提供对基板噪声的抗扰度，当ip被许可供客户在可能没有专用模拟电源的设计中使用时，这一点尤其重要。该设计非常全面，因为它不需要外部基准电压源或稳压器。
相同的内核 ip 已用于开发针对正交 i/q 调制架构的双通道解决方案（图 4）。可以看出，某些功能可以在两个通道之间共享，同时包括单独的基准电压缓冲器和时钟树，以最大程度地减少通道之间的串扰。
图 4：adesto 的双通道 sar 辅助流水线 adc
这种方法提供的主要优点之一是其低功耗操作。adesto部署在现已上市的批量ip中，包括采用28nm工艺的双通道解决方案，每个通道提供160m样本/秒，总功耗仅为18mw。该adc的总芯片面积仅为0.055mm2，因此具有极高的面积效率。尽管集成度如此之高，但它可以提供63.1db的sndr，通道之间的串扰低于-80.0db。
同一转换器的八通道版本可以同时处理四个i/q通道，工作速率为122.88msamples/s，功耗仅为45mw。它的有效位数（enob）为10.2位，但仍然只需要0.3mm2的芯片面积。adesto还可以提供12位sar辅助流水线adc，在仅0.05mm2的芯片面积内实现200m采样/秒的采样速率，耗散10mw。
afe在很大程度上依赖于adc的性能，而不起眼的sar是工程师可用的最可靠和最通用的架构之一。这只是adesto提供的ip的一个例子，该ip已经过优化，可满足最新应用的需求。
利用光学涡流进行下一代精密印刷
Adobe Flash Player正式停止更新和发行
AR公司提供了在移动网络浏览器上与AR内容交互的方式
MEMS超声换能器助力中耳感染快速诊断
音圈模组3D打印技术放疗治妇科癌症
工程师对以更低功耗实现更快采样的回答
如何实现MSP430能耗的实时监控？（2）
晶能光电PPG传感器在智能手表的应用
DNA to Face AI面部识别技术 会是寻人缉凶的一颗“银弹”吗？
为何国内芯片高度依赖进口？
携手德州仪器 奥迪将带来丰富的车载媒体功能
情感分析概述 人工智能技术落地
服务器数据恢复—服务器raid5故障导致上层分区无法访问的数据恢复案例
如何应对人工智能时代的到来？
恩智浦和IBM联合公布里程碑式道路收费试验结果
工信部：鼓励企业研发换电模式车型，推动新能源汽车产业高质量发展
土壤肥料速测仪的详细介绍
SIMATIC S7-1500数据块介绍其应用（1）
中兴到华为,美国调查从未停止
电路板清洗剂有哪些种类 稀释剂可以代替清洁剂吗