12位并行输出AD转换器AD7492

12 位并行输出ad 转换器ad7492
摘要:ad7492 是analog devices 生产的12 位并行输出ad 转换器,它具有1msps 的高数据通过率和低功耗、无管线延时以及可变数字接口等特点。文中介绍了ad7492 的主要性能及应用电路。
关键词:ad 转换器 数据通过率 并行接口 ad7492
1 概述
ad7492 是ad 公司推出的12 位高速、低功耗、逐次逼近式ad 转换器。它可在2.7v~5.25v 的电压下工作,其数据通过率高达1msps。它内含一个低噪声、宽频带的跟踪/保持放大器,可以处理高达10mhz 的宽频信号。ad7492 很容易与微处理器或dsp 接口。输入信号从convst 的下降沿开始被采样,转换也从此点启动。忙信号线在转换起始时为高电平,810ns 后跳变为低电平以表
示转换结束。没有与此过程相关的管线延时。转换结果是借助标准cs 和rd 信号从一个高速并行接口存取的。ad7492 采用先进的技术来获得高数据通过率下的低功耗。在5v 电压下,速度为1msps 时,平均电流仅为1.72ma;它还可对可变电压/数据通过率进行管理。在5v 供电电压和500ksps 数据通过率下的消耗电流为1.24ma。ad7492 具有全部休眠和部分休眠两种模式,采用休眠模式可以在低数据通过率时实现低功力量。在5v 电压时,若速度为100ksps,则平均电流为230μa。ad7492 的模拟输入范围为0~ref in。另外,该器件内部还可提供2.5v 参考电压,同时,该参考也对外部有效。器件的转换速度由内部时钟决定。
ad7492 的主要特性如下:
●额定电压vdd 为2.7v~5.25v;
●高数据通过率:数据通过率为1msps;
●功耗低:在5v 电压下,数据通过率为1msps 时,功耗一般为8.6mw;
●输入频带宽;100khz 输入时,信噪比为70db;
●具有片内+2.5v 参考电压;
●具有片内时钟振荡器;
●具有可变电压/数据通过率管理功能,转换时间由内部时钟决定。有部分和全部两种休眠模式,采
用休眠模式可在低数据通过率时使效能比达到最大;
●带有高速并行接口;
●具有柔性数字接口。通过设定vdrive 引脚可控制i/o 引脚上的电压;
●休眠模式的电流一般为50na;
●无管线延时。是一个标准的逐次逼近式ad 转换器,可在采样瞬间精确控制,采样瞬间借助于
convst 的输入和间隔停止转换来控制;
●外围元器件较少,可优化电路板空间;
●采用24 引脚soic 或tssop 封装形式。
2 引脚功能
图1 所示为ad7492 的功能框图。图2 为其引脚排列。各引脚的功能如
下:
cs:片选引脚。在cs 和rd 下降沿之后,系统把转换结果放在数据总
线上。由于cs 和rd 连接在输入端的同一个与门上,因此信号是可以互换
的。
rd:读信号输入端。通常连接到逻辑输入端,以读取转换结果。若数
据总线总是处于工作状态,则在忙信号线变为低电平之前将新的转换结果送
出去,在这种情况下cs 和rd 可通过硬件方式连至低电平。
convst:启动转换输入信号端。跟踪/保持输入放大器在convst 的
下降沿处从跟踪状态转换为保持状态,同时启动转换过程。转换建立时间可
短至15ns。如果convst 在转换持续期间处于低电平,且在转换结束时仍
保持低电平,器件将自动进入休眠状态。休眠状态的类型由ps/fs 引脚决定。若器件处于休眠状态,
convst 的下一个上升沿将唤醒它。唤醒时间一般为1μs。
ps/fs:休眠模式选择端。器件进入休眠状态时,此引脚决定休眠的类型。在部分休眠模式下,内
部参考电路和振荡电路不断电,耗电大约200μv。在全部休眠模式下,所有模拟电路均断电,此时器件
的功耗可以忽略不计。
busy:忙信号输出端。此引脚的逻辑输出表明器件所处的状态。在convst 下降沿之后,忙信号
变为高电平并在转换期间保持高电平。一旦转换结束,转换结果存入输出寄存器,忙线复位为低电平。
在忙信号下降沿之前,跟踪/保持放大器转为跟踪状态,忙信号变为低电平以开始跟踪。在忙信号变低
时,若convst 输入仍为低电平,则器件在忙信号上降沿自动进行入休眠状态。
ref our:2.5v±1%参考电压输出。
avdd:模拟电源端。
dvdd:数字电源端,2.7~5.25v。用于给ad7492 器件内除输出驱动电路和输入电路外的所有数
字电路提供电源。
agnd:模拟地。
dgnd:数字地。
agnd 和dgnd 理论上应处于同一电位,即使在有瞬变电流时,其差值最大也不可超过0.3v。
vin:模拟输入端。单端模拟输入路线。输入范围为0v~ref in。此引脚为直流高阻抗。
vdrive:输出驱动电路和数字输入电路的供电电源为2.7v~5.25v。此电源电压决定数据输出引
脚的高电平电压和数字输入的阈值电压。当数字输入和输出引脚阈值电压为3v 时,vdrive 允许
avdd 和dvdd 在5v 电压下工作(使adc 的动态性能最优)。
db0~db11:数字线0~11 位。器件的并联数字输出。这是由cs 和rd 控制的三态输出。它们的
输出高电平电压是由vdrive 引脚决定的。
3 应用接口电路
图3 为ad7492 的一个典型连接图。一旦convst 变为低电平,忙信号就变为高电平,在转换结束时,忙信号的下降沿用于激发一个中断服务。由cs 和rd 线控制并读取12字节。内部2.5v 参考电压使ad7492 成为0~2.5v 的模拟输入、单极性ad 转换器。ref out 引脚需并联一个不小于
100nf 的电容器,以使基准电压保持稳定。因为第一闪转换可能会有误差,建议剔除第一次转换结果。这样也可以保证
各部分处于正确的转换状态。上电时,不能变动,否则
convst 的上升沿可能会叫不醒器件。
图3 中,将vdrive 引脚与dvdd 相连是为了确定逻辑
输出的电平值为0 或dvdd。加在vdrive 的电压可确定输入和输出逻辑信号的电压值。如果dvdd
连接5v 电压而vdrive 连接3v 电压,则对应逻辑0 和1 的电压为0v 和3v。这些特性使得ad7492
能以3v 的阈值电压使a/d 在5v 下运行。

浅析三极管非门及二极管与门和或门电路原理
电瓶修复——电动车跑得远全靠电池配组的好3
Continuous-Wave Doppler (CWD)
魅族Pro7选用处理器细节曝光,很可能还是和三星联姻
HK32MCU应用笔记(八)| 航顺HK32F03X内部8M时钟倍频成72M解决方案
12位并行输出AD转换器AD7492
表端 PLC 通信模块串口配置过程
fpga的基础知识和特点
PyTorch教程-15.4. 预训练word2vec
基于OrCAD/PSpice的信号产生电路设计
谈谈锂离子电池使用安全性
网络视频监控系统的优点
荣耀Magic发布会亮点疑曝光 40W超级快充更加残暴
LG第二款Android手机Prada3将亮相CES
Cradlepoint宣布发布新的Cradlepoint商业智能报告
选购电动法兰球阀时需要注意什么
高压功率放大器在径向驻波型超声波电机研究中的应用
oppor11什么时候上市最新消息:年度爆款机oppor11即将发布!随手一拍“外焦里嫩”oppo r11人像模式堪称专业!
统明亮推出seddLED 被称为真正意义上的第一款数字化SmartRGBLED
蔚来汽车有限公司申请车辆的无线充电系统及无线充电方法