FPGA的引脚配置技巧 分配fpga管脚时该怎么选择
分配fpga管脚时该怎么选择，引脚有什么属性需要考虑，quartus2中引脚有几个属性：reserved，group，i/o bank，vref group，i/o standard（ 3.3-v lvttl（default） ）分别是什么意思，要怎么设置？
io standard是根据你所要输入的电平来设置，group是根据所分配的信号端口自动确定，而每个引脚的io bank本身已经确定！
另外，分配的引脚所属的io bank不同有关系吗？引脚的分配除了要考虑专用引脚和用户引脚的区别外，还要考虑什么因素？
一一回答，从简单到复杂。
首先说io standard：这个是用于支持对应不同的电平标准。fpga io口的电压由io bank上的vcc引入。一个bank上引入3.3v ttl电平，那么此时整个bank上输出3.3v的ttl电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在io口上加载正确的上拉/下拉电阻。只要你设置完成，quartus会按照你的电平标准自动布线。
第二是io bank：你在quartus pin planner 的top view下右键然后点击 show io banks，这个时候就会看到fpga的管脚被几种颜色划分开了。一种颜色下的io口代表一组bank。你在吧管脚的location约束完成以后。io bank会自动填充完毕的。
第三是group：group就是你所输出的信号的名字啦。比如你有一组信号叫cnt。你对cnt的某一根赋值，那么。。这里的group会自动填充为cnt 。
第四是reserved：这个是对管脚内部的io逻辑进行约束的，你在下面可以看到一些值。介绍几个吧。bidrectional：双向，tri-state：三态等等。这个约束的是fpga在io端的输入输出区域的逻辑。比如你选择tri-state。那么这个时候，在你io口前部的io区，quartus会自动给你生成一个三态门。
第五个是vref group：这个group是bank内部的细分区域，因为一个bank可能多达60个脚。为了快速定位，你可以利用这个vref group来找到某个管脚。（这个是非修改属性）无法修改。
你的理解是正确的，另外，跨越io bank的信号没有问题。只是注意跨bank的电平是否一致即可。对于跨io bank的延迟对于fpga而言没有多少延迟。
管脚分配呢，你可以看一下quartus里面pin planner内部那张 top view对于每个管脚的说明。大多数管脚是可以当做普通io使用的。只是有些特殊要求的时候。只可以使用对应的io，比如差分输入，高时钟输入等等。这个是要参照对应器件的io 手册来决定的。而且对应的设计大多数的器件生产商都会给出参考设计。里面包括了io的设计，pcb的设计以及内部程序端口的约束。所以具体问题具体分析。
如何用一种级联的并解决嵌套的实体的三元组抽取模型？
任正非：遵循各国政府对安全问题的监管，未来发展做出合理调整
三星S10将放弃虹膜解锁，采用屏下指纹和3D结构光技术
iPhone8跌破4000元：苹果手机降价能否挽回销量
光电传感器的应用领域以及工作特点介绍
FPGA的引脚配置技巧 分配fpga管脚时该怎么选择
比特币交易究竟是如何运作的
达实智能大厦为用户提供全生命周期的智慧空间与低碳节能服务
自适应均衡器系统电子电路剖析 —电路图天天读（202）
未来VR头显或将与太阳眼镜相似
三步简单实现门禁报警功能的操作流程详解
电位器出线定义 外接电位器调速如何接线？
面板市场被迫提速
更棒的渡轮之旅体验，实现海上5G LTE连接就这样做
歌尔致力于为消费电子、新基建等领域提供高性能传感器解决方案
EAGLE CAD怎样做更简单的PCB设计
三星本周将发布柔性屏手机Galaxy Round
三星申请了欧洲商标将要做区块链手机
RTA储油雾化器到底有几种分类
Imagination宣布新DXD GPU架构，支持完整的DX11
io standard是根据你所要输入的电平来设置，group是根据所分配的信号端口自动确定，而每个引脚的io bank本身已经确定！
另外，分配的引脚所属的io bank不同有关系吗？引脚的分配除了要考虑专用引脚和用户引脚的区别外，还要考虑什么因素？
一一回答，从简单到复杂。
首先说io standard：这个是用于支持对应不同的电平标准。fpga io口的电压由io bank上的vcc引入。一个bank上引入3.3v ttl电平，那么此时整个bank上输出3.3v的ttl电平。设置这个第一是为了和current strength一起计算功率。第二个是用于在io口上加载正确的上拉/下拉电阻。只要你设置完成，quartus会按照你的电平标准自动布线。
第二是io bank：你在quartus pin planner 的top view下右键然后点击 show io banks，这个时候就会看到fpga的管脚被几种颜色划分开了。一种颜色下的io口代表一组bank。你在吧管脚的location约束完成以后。io bank会自动填充完毕的。
第三是group：group就是你所输出的信号的名字啦。比如你有一组信号叫cnt。你对cnt的某一根赋值，那么。。这里的group会自动填充为cnt 。
第四是reserved：这个是对管脚内部的io逻辑进行约束的，你在下面可以看到一些值。介绍几个吧。bidrectional：双向，tri-state：三态等等。这个约束的是fpga在io端的输入输出区域的逻辑。比如你选择tri-state。那么这个时候，在你io口前部的io区，quartus会自动给你生成一个三态门。
第五个是vref group：这个group是bank内部的细分区域，因为一个bank可能多达60个脚。为了快速定位，你可以利用这个vref group来找到某个管脚。（这个是非修改属性）无法修改。
你的理解是正确的，另外，跨越io bank的信号没有问题。只是注意跨bank的电平是否一致即可。对于跨io bank的延迟对于fpga而言没有多少延迟。
管脚分配呢，你可以看一下quartus里面pin planner内部那张 top view对于每个管脚的说明。大多数管脚是可以当做普通io使用的。只是有些特殊要求的时候。只可以使用对应的io，比如差分输入，高时钟输入等等。这个是要参照对应器件的io 手册来决定的。而且对应的设计大多数的器件生产商都会给出参考设计。里面包括了io的设计，pcb的设计以及内部程序端口的约束。所以具体问题具体分析。
如何用一种级联的并解决嵌套的实体的三元组抽取模型？
任正非：遵循各国政府对安全问题的监管，未来发展做出合理调整
三星S10将放弃虹膜解锁，采用屏下指纹和3D结构光技术
iPhone8跌破4000元：苹果手机降价能否挽回销量
光电传感器的应用领域以及工作特点介绍
FPGA的引脚配置技巧 分配fpga管脚时该怎么选择
比特币交易究竟是如何运作的
达实智能大厦为用户提供全生命周期的智慧空间与低碳节能服务
自适应均衡器系统电子电路剖析 —电路图天天读（202）
未来VR头显或将与太阳眼镜相似
三步简单实现门禁报警功能的操作流程详解
电位器出线定义 外接电位器调速如何接线？
面板市场被迫提速
更棒的渡轮之旅体验，实现海上5G LTE连接就这样做
歌尔致力于为消费电子、新基建等领域提供高性能传感器解决方案
EAGLE CAD怎样做更简单的PCB设计
三星本周将发布柔性屏手机Galaxy Round
三星申请了欧洲商标将要做区块链手机
RTA储油雾化器到底有几种分类
Imagination宣布新DXD GPU架构，支持完整的DX11