采用CPLD的多次重触发存储测试系统的实现
采用cpld的多次重触发存储测试系统的实现
1 引言
多次重触发技术应用于多种场合，如一个30齿的齿轮，设齿轮啮台系数为1．2，若测量其中1齿多次啮合时的应力，则1齿的啮合时间只占齿轮转l圈时间的1．2／30，其余28．8／30的时间为空闲态，而空闲态记录无意义。为此开发多次重触发技术，以齿应力作为内触发信号，只记录每次触发后的有用信号，并具有负延迟，而不记录空闲状态．直到占满记录装置存储空间，这样可有效利用存储空间，记录更多的有用信号。
2 多次重触发存储测试系统总体设计
2．1 多次重触发存储测试系统工作原理
图1为多次重触发存储测试系统原理框图，其工作原理：被测信号经传感器变为电信号后，输入至模拟调理电路，再经放大滤波后输入至a／d转换器，将模拟信号转换为数字信号，然后经过fifo传输给存储器，计算机通过通信接口读取数据。其中，该存储测试系统的a／d转换器的转换和读时钟、fifo及存储器的读写时钟、推地址时钟均由cpld控制产生。
2．2 负延迟的实现
动态信息存储要求真实有效地记录有用信号，根据被测信号特点，需记录下触发前信号在极短时间内的数据，这就要使用负延迟技术。负延迟也称为提前传输，即将触发信号的触发采集时刻提前一段时间作为传输数据的起始点。该系统设计采用fifo存储器实现负延负延迟。触发信号未到来时，a／d转换器输出的数据不断写入fifo存储器中，a／d转换器转换的数据不断刷新fifo存储器的内容。一旦触发信号到来，数据则开始从fifo写入存储器。
2．3 主要器件选型
该系统设计选用ad7492型a／d转换器。该器件为12位高速、低功耗、逐次逼近式a／d转换器。在5 v电压，速率为1 ms／s时，其平均电流仅1．72 ma，功耗为8．6 mw；在5 v电压和500 ks／s数据传输速率下，消耗电流1．24 ma，因此，该器件能够满足系统低功耗要求。由于该系统设计的存储器总体容量为512 kb，因此选用l片容量为512 kb的n08t163型存储器。并通过静态存储器时序配合实现自制的fifo存储器，功耗约为同类fifo存储器的1／10。系统设计的负延迟记录l kb，选用128 kb容量的n02l163wc2a型存储器。针对存储测试系统功耗低，体积小，且控制逻辑较复杂的因素，max7000b系列的epm7128btcl44-4型cpld作为控制器。该器件是高性能，低功耗的cmos型cpld，2500个可用逻辑门电路，引脚到引脚的传输延时为4．0 ns，系统工作频率高达243．9 mhz。
3 cpld控制电路的设计
基于cpld的多次重触发存储测试系统主要由a／d转换器、存储器、fifo和控制器cpld等组成，其中cpld控制电路由时钟、多次重触发、fifo地址发生、存储器地址发生、存储器计满，电源管理和计算机通信等模块组成，如图2所示。
3．1 控制电路各模块功能
(1)电源管理模块 该模块主要控制系统功耗。当系统处于休眠状态时，只有vcc对cpld供电；当系统进入正常工作状态时，vcc，vdd和vee同时供电，晶振工作，当采样结束，系统关闭vee，模拟部分进入休眠状态，晶振停止工作。该模块能够满足系统低功耗要求。
(2)时钟模块 晶振提供的4 mhz信号经4个二分频器，分别得到2 mhz、1 mhz、500 khz和250 khz的时钟信号，由这些信号组合得到a／d转换器的采样信号convst、fifo的写信号、a／d转换器的读信号ffwr_adread以及fifo的推地址信号ff_dz，均为250 khz。
(3)多次重触发模块 当外界多次重触发信号m_tri到来后。经d触发器产生的open信号变为高电平，计数器开始计数时钟信号ff_dz，每计8 kb后停止计数，并产生清零信号clr对open信号清零，等待下次触发信号。由时钟信号ff_dz和open信号控制产生的时钟信号clkl作为写存储器时的推地址信号和写信号，open信号取反后接至存储器使能端。
(4)fifo地址发生模块cpld对fifo的地址控制由时钟模块ff_dz信号产生，在时钟信号ff_dz的下降沿开始推fifo地址。
(5)存储器地址发生模块 多次重触发模块产生clkl信号作为存储器的推地址信号m_dz推地址，将转换数据写入存储器，写满8 kb后停止写操作，等待下次触发信号。存储器存满512。kb后停止推地址和写操作，等待计算机读数。读数时，计算机每向cpld发送1个读数脉冲，地址信号向前推进1位，cpld就从存储器中对应的地址单元读取1个数据。
(6)存储器计满模块 当多次重触发信号m_tri到来后，open信号变为高电平，计满8 kb后变为低电平，等待下次触发信号。因此用计数器计数open信号下降沿，计满64个后存储器满信号tc变为高电平。
3．2 cpld总体控制电路仿真及分析 图3为cpld总体控制电路仿真图。图3中触发信号m_tri产生3次，由nopen信号看出存储器选通3次，由存储器地址信号m_addr的变化可看出存储器记录每个触发信号8 kb，并不断更新fifo的数据。第1个触发信号m_tri到来后，nopen信号变为低电平即选通存储器。这时产生存储器的推地址信号和写信号m_dz信号，并且在下降沿时将推地址给存储器，存储器在低电平期间进行写操作。触发信号m_tri到来后计满8 kb，nopen信号产生高电平不选通存储器，且存储器的推地址信号和写信号m_dz变为高电平。
4 实验验证
通过实验验证该测试系统功能。实验中给测试系统加载8次触发信号，连续采集8次。由于该系统设计最多可以采样64次，如果重触发信号次数未达到64次，需手动给测试仪一个强制读数信号使得仪器采样结束。多次重触发信号8次有效后，手动强制读数信号使得仪器结束采样，通过上位机软件判断采集到的波形幅值和手动调节的幅值是否对应。若对应，表明系统采样正常。
实验步骤：测试仪接通电源，此时测试仪采样状态指示灯的红灯亮，和计算机接上编程读数线，打开编程界面，设置多次重触发的采样频率，其他选项均采用默认设置，编程完成后，拔掉编程读数线，测试仪上电(on=0)，红灯开始闪烁，将电荷校准仪的输出接到测试仪面板上的通道端，设置电荷校准仪的输出波形为正弦波，电荷量为2 000 pc，输出信号，给系统一个触发信号(m_tri=1)，红灯闪烁一段时间后停止闪烁，表明系统第一次采样完成，这时调节电荷校准仪的输出电荷量为4 000 pc。再给系统一个触发信号，重复前面过程，每次采样完成后改变电荷量，直到绿灯亮，和计算机连上编程读数线，通过上位机软件读取数据，待数据读取完毕，测试仪掉电(off=0)，断开测试仪电源。图4为多次重触发波形。对图4中的数据进行转换和处理得到实测的电荷量值如表1所示，从表1看出，采集到的波形幅值与调节的顺序一致，系统设计符合要求。
5 结论
本文设计的基于cpld的多次重触发存储测试系统性能较稳定，测量精度较高，能在高冲击等恶劣环境下正常工作，并且满足系统的低功耗、微型化要求，实现不失真采样存储信号。此系统能够实时记录多次重触发信号，每次信号的记录均有负延迟，读取数据时，无需程序调整，即可准确复现记录波形，因此存储测试技术在多个瞬态信号的测量中具有广阔前景。
飞凌嵌入式FETA40i-C核心板简介
相控阵天线方向图——第2部分：栅瓣和波束斜视
CRM客户管理系统为企业发展赋能
基于CW32L083设计的超低功耗温湿度计
电力设备节能数据采集远程监控系统解决方案
采用CPLD的多次重触发存储测试系统的实现
154BSD001BA-5BICT数字压力传感器的规格
模块化手机要来了！Moto Z国行售价上市时间已定
A/D转换器的基本原理和分类
英特尔开发了CXL的相关技术，并使之成为了新规范的初始版本
如何学习单片机嵌入式？
隆利科技“用于显示的发光二极管”获发明专利证书
华大九天前三季净利同比增逾5成，我国科学家研发超高速光电计算芯片
为什么数字对讲机出现串频现象几率为零？
台积电将购入18台EUV光刻机！
量化交易软件开发数字资产自动化交易系统开发
智慧城市的发展离不开智慧消防管理云平台系统的助力
如何使用TMT4 PCIe性能综合测试仪创建PCIe参考模板？（附白皮书下载）
医用手术录像机选择哪一款效果会比较好
相同贴片大小的电容是否可以相互替换
1 引言
多次重触发技术应用于多种场合，如一个30齿的齿轮，设齿轮啮台系数为1．2，若测量其中1齿多次啮合时的应力，则1齿的啮合时间只占齿轮转l圈时间的1．2／30，其余28．8／30的时间为空闲态，而空闲态记录无意义。为此开发多次重触发技术，以齿应力作为内触发信号，只记录每次触发后的有用信号，并具有负延迟，而不记录空闲状态．直到占满记录装置存储空间，这样可有效利用存储空间，记录更多的有用信号。
2 多次重触发存储测试系统总体设计
2．1 多次重触发存储测试系统工作原理
图1为多次重触发存储测试系统原理框图，其工作原理：被测信号经传感器变为电信号后，输入至模拟调理电路，再经放大滤波后输入至a／d转换器，将模拟信号转换为数字信号，然后经过fifo传输给存储器，计算机通过通信接口读取数据。其中，该存储测试系统的a／d转换器的转换和读时钟、fifo及存储器的读写时钟、推地址时钟均由cpld控制产生。
2．2 负延迟的实现
动态信息存储要求真实有效地记录有用信号，根据被测信号特点，需记录下触发前信号在极短时间内的数据，这就要使用负延迟技术。负延迟也称为提前传输，即将触发信号的触发采集时刻提前一段时间作为传输数据的起始点。该系统设计采用fifo存储器实现负延负延迟。触发信号未到来时，a／d转换器输出的数据不断写入fifo存储器中，a／d转换器转换的数据不断刷新fifo存储器的内容。一旦触发信号到来，数据则开始从fifo写入存储器。
2．3 主要器件选型
该系统设计选用ad7492型a／d转换器。该器件为12位高速、低功耗、逐次逼近式a／d转换器。在5 v电压，速率为1 ms／s时，其平均电流仅1．72 ma，功耗为8．6 mw；在5 v电压和500 ks／s数据传输速率下，消耗电流1．24 ma，因此，该器件能够满足系统低功耗要求。由于该系统设计的存储器总体容量为512 kb，因此选用l片容量为512 kb的n08t163型存储器。并通过静态存储器时序配合实现自制的fifo存储器，功耗约为同类fifo存储器的1／10。系统设计的负延迟记录l kb，选用128 kb容量的n02l163wc2a型存储器。针对存储测试系统功耗低，体积小，且控制逻辑较复杂的因素，max7000b系列的epm7128btcl44-4型cpld作为控制器。该器件是高性能，低功耗的cmos型cpld，2500个可用逻辑门电路，引脚到引脚的传输延时为4．0 ns，系统工作频率高达243．9 mhz。
3 cpld控制电路的设计
基于cpld的多次重触发存储测试系统主要由a／d转换器、存储器、fifo和控制器cpld等组成，其中cpld控制电路由时钟、多次重触发、fifo地址发生、存储器地址发生、存储器计满，电源管理和计算机通信等模块组成，如图2所示。
3．1 控制电路各模块功能
(1)电源管理模块 该模块主要控制系统功耗。当系统处于休眠状态时，只有vcc对cpld供电；当系统进入正常工作状态时，vcc，vdd和vee同时供电，晶振工作，当采样结束，系统关闭vee，模拟部分进入休眠状态，晶振停止工作。该模块能够满足系统低功耗要求。
(2)时钟模块 晶振提供的4 mhz信号经4个二分频器，分别得到2 mhz、1 mhz、500 khz和250 khz的时钟信号，由这些信号组合得到a／d转换器的采样信号convst、fifo的写信号、a／d转换器的读信号ffwr_adread以及fifo的推地址信号ff_dz，均为250 khz。
(3)多次重触发模块 当外界多次重触发信号m_tri到来后。经d触发器产生的open信号变为高电平，计数器开始计数时钟信号ff_dz，每计8 kb后停止计数，并产生清零信号clr对open信号清零，等待下次触发信号。由时钟信号ff_dz和open信号控制产生的时钟信号clkl作为写存储器时的推地址信号和写信号，open信号取反后接至存储器使能端。
(4)fifo地址发生模块cpld对fifo的地址控制由时钟模块ff_dz信号产生，在时钟信号ff_dz的下降沿开始推fifo地址。
(5)存储器地址发生模块 多次重触发模块产生clkl信号作为存储器的推地址信号m_dz推地址，将转换数据写入存储器，写满8 kb后停止写操作，等待下次触发信号。存储器存满512。kb后停止推地址和写操作，等待计算机读数。读数时，计算机每向cpld发送1个读数脉冲，地址信号向前推进1位，cpld就从存储器中对应的地址单元读取1个数据。
(6)存储器计满模块 当多次重触发信号m_tri到来后，open信号变为高电平，计满8 kb后变为低电平，等待下次触发信号。因此用计数器计数open信号下降沿，计满64个后存储器满信号tc变为高电平。
3．2 cpld总体控制电路仿真及分析 图3为cpld总体控制电路仿真图。图3中触发信号m_tri产生3次，由nopen信号看出存储器选通3次，由存储器地址信号m_addr的变化可看出存储器记录每个触发信号8 kb，并不断更新fifo的数据。第1个触发信号m_tri到来后，nopen信号变为低电平即选通存储器。这时产生存储器的推地址信号和写信号m_dz信号，并且在下降沿时将推地址给存储器，存储器在低电平期间进行写操作。触发信号m_tri到来后计满8 kb，nopen信号产生高电平不选通存储器，且存储器的推地址信号和写信号m_dz变为高电平。
4 实验验证
通过实验验证该测试系统功能。实验中给测试系统加载8次触发信号，连续采集8次。由于该系统设计最多可以采样64次，如果重触发信号次数未达到64次，需手动给测试仪一个强制读数信号使得仪器采样结束。多次重触发信号8次有效后，手动强制读数信号使得仪器结束采样，通过上位机软件判断采集到的波形幅值和手动调节的幅值是否对应。若对应，表明系统采样正常。
实验步骤：测试仪接通电源，此时测试仪采样状态指示灯的红灯亮，和计算机接上编程读数线，打开编程界面，设置多次重触发的采样频率，其他选项均采用默认设置，编程完成后，拔掉编程读数线，测试仪上电(on=0)，红灯开始闪烁，将电荷校准仪的输出接到测试仪面板上的通道端，设置电荷校准仪的输出波形为正弦波，电荷量为2 000 pc，输出信号，给系统一个触发信号(m_tri=1)，红灯闪烁一段时间后停止闪烁，表明系统第一次采样完成，这时调节电荷校准仪的输出电荷量为4 000 pc。再给系统一个触发信号，重复前面过程，每次采样完成后改变电荷量，直到绿灯亮，和计算机连上编程读数线，通过上位机软件读取数据，待数据读取完毕，测试仪掉电(off=0)，断开测试仪电源。图4为多次重触发波形。对图4中的数据进行转换和处理得到实测的电荷量值如表1所示，从表1看出，采集到的波形幅值与调节的顺序一致，系统设计符合要求。
5 结论
本文设计的基于cpld的多次重触发存储测试系统性能较稳定，测量精度较高，能在高冲击等恶劣环境下正常工作，并且满足系统的低功耗、微型化要求，实现不失真采样存储信号。此系统能够实时记录多次重触发信号，每次信号的记录均有负延迟，读取数据时，无需程序调整，即可准确复现记录波形，因此存储测试技术在多个瞬态信号的测量中具有广阔前景。
飞凌嵌入式FETA40i-C核心板简介
相控阵天线方向图——第2部分：栅瓣和波束斜视
CRM客户管理系统为企业发展赋能
基于CW32L083设计的超低功耗温湿度计
电力设备节能数据采集远程监控系统解决方案
采用CPLD的多次重触发存储测试系统的实现
154BSD001BA-5BICT数字压力传感器的规格
模块化手机要来了！Moto Z国行售价上市时间已定
A/D转换器的基本原理和分类
英特尔开发了CXL的相关技术，并使之成为了新规范的初始版本
如何学习单片机嵌入式？
隆利科技“用于显示的发光二极管”获发明专利证书
华大九天前三季净利同比增逾5成，我国科学家研发超高速光电计算芯片
为什么数字对讲机出现串频现象几率为零？
台积电将购入18台EUV光刻机！
量化交易软件开发数字资产自动化交易系统开发
智慧城市的发展离不开智慧消防管理云平台系统的助力
如何使用TMT4 PCIe性能综合测试仪创建PCIe参考模板？（附白皮书下载）
医用手术录像机选择哪一款效果会比较好
相同贴片大小的电容是否可以相互替换