Adsp-TS101性能分析及其在雷达信号处理中的应用
adsp-ts101性能比adsp21160有显著提高，且与之兼容，使得以adsp21160开发的产品升级快速、简捷。adsp-ts101是64位处理器，工作在250 mhz时钟下，可进行32位定点和32位或40位浮点运算，提供最高1500 mflops(millions of floating-pointoperations per second，每秒执行百万次浮点操作)的运算能力;内部具有6 m位双口 sram，同时集成了i/o处理器，加上内部总线，消除了i/o瓶颈。此外，adsp-ts101适宜多处理器结构，内部集成总线仲裁，通过链路(1ink)12i和外部(external)口可支持并行处理器，而不需任何附加逻辑电路，每一个处理器可直接读写任何一个并行处理器的内存。本文简要介绍其性能、应用特点及芯片内部的系统结构和功能框图，给出adsp-ts101的一种典型应用，并说明dsp的电源供电和功耗的计算方法。
1 adsp-ts101的主要性能
adsp-ts101的主要性能如下：
采用tigersharc结构，具有3条独立总线用于取指令、取数据、不间断i/o;
指令周期4 ns，工作时钟250 mhz;
单指令流多数据流(simd)提供两个运算单元，每个有一个算术逻辑单元、乘法器、移位器、寄存器组，可同时在两个运算单元上进行同一指令下对不同数据的32位操作;
提供最大1 500 mflops运算能力;
片内6 m位双口sram，允许cpu、host和dma的独立存取;
有14个dma通道，可进行内存和外存、外设、主处理器、串(serial)口、链路(1ink)口之间的数据传输;
有2个数据地址发生器(ialu)，允许取模和按位取反操作;
片内集成i/0处理器、6 m位双口 sram，具有串行、连接、外部总线和jtag测试口，支持多处理器结构;
并行总线和多运算单元，使单周期可执行1次算术逻辑运算、1次乘法、1次双口sram的读或写，以及1次取指操作，cpu与内存之间可进行每周期4个32位浮点字的传输;
簇式多处理器最高可支持8个tigersharc adsp-ts101。
adsp-ts101性能测试如表1、2所列。
2 adsp-ts101的系统结构框图和功能简介
图1为adsp一tsl01的系统结构框图。由图可见，adsp-ts101包括pex、pey两个运算单元，每一个浮点运算有一个算术逻辑单元、乘法器、移位器、32字寄存器组。另外，算术逻辑单元、乘法器、移位器为并行排列，可进行单周期多功能操作，如在同一机器周期中算术逻辑单元和乘法器可同时进行操作。
当数据在存储器和寄存器之间传递时，ialu提供存储器的地址。每个ialu有一个算术逻辑单元、32字寄存器组。
程序控制器包括指令队列缓冲器(iab)和分支目标缓冲器(btb)。adsp-ts101既有4个外部中断irq3～o，也有内部中断。
3条128位总线提供高的宽带连接。每个总线允许每个周期4条指令或4队列数据进行传输。外部口和其他链路口的片上单元也用这些总线访问存储器。在每个周期仅能访问一个存储器块，故dma或外部口传输与处理器核在访问同一块时必须进行竞争。
片内6 m位sram，分为3个(m0、m1、m2)128位宽的2 m位的块，可组合构成数据、程序存储器，每个sram与两个总线相连，允许单周期内完成和cpu之间4个数的传输。
外部口支持与片外存储器、主机(host)及8片adsp-ts101的多处理器接口。外部口支持同步、异步及突发式存取。
adsp-ts101提供了4个链路口，每个链路口是8位双向口，与sharc dsp口不兼容。
dma控制器支持独立于处理器的后台零等待数据传输。14个dma通道分别与外部口(4)、链路(1ink)口(8)，autodma寄存器(2)相连，外部总线可采用8/16/32/64位字长进行dma操作。此外还有jtag测试口及片内仿真。
串口支持250 mb/s的收发独立的同步传输。
具有ieee jtag标准1149.1测试口和片内仿真。
27 mm×27 mm或19 mm×19 mm pbga封装。
内部add1.2 v，外部add3.3 v。
3 adsp-ts101的典型应用
根据adsp-ts101的系统结构特点，给出adsp-ts101在雷达信号处理方面的典型应用，如图2所示。信号处理机主要由以下几部分组成。
① 运放及a/d。dpmcw接收机视频输出信号幅度为o～+4 v，经运放接收后，输出到a/d的模拟输入端。运放及a/d分为i、q两路输入，以32位定点数同时采集到dsp1，在dsp1内分为i、q两部分进行处理。
② cpld。cpld内部主要完成对数据的锁存，产生a/d采样时钟、各个dsp的中断请求信号和数据发送的同步信号。
③ dsp1。dsp1主要完成：a/d数据输入变换，并输出到dsp2;系统自举。系统采用eprom自举方式，4个dsp的加载任务由dsp1完成。初始化时，dsp1通过链路口1发出一个控制字，将工作参数传给dsp2、dsp3、dsp4。链路口3和链路口4用于系统自举。
④ dsp2。dsp2完成2048点fft运算。输入数据用链路口0和链路口2，输出数据用链路口1和链路口3。链路口4用于系统自举。
⑤ dsp3。dsp3完成门限判断与固定目标对消和动目标运动速度的校正。
⑥ dsp4和dpram。dsp4完成数据积累，然后对数据进行整理并输出。
这个例子充分体现了adsp-tsl01适宜多处理器结构，通过链路(1ink)口支持串行处理器，而不需要任何附加逻辑电路的优势。
4 电源供电及功耗估计
(1) 电源供电
adsp-ts101有三个电源，其中数字3.3 v为l/0供电;数字1.2 v为dsp内核供电;模拟1.2 v为内部锁相环和倍频电路供电。adsp-ts101要求数字3.3 v和数字1.2 v同时上电。如果无法严格同步，则应保证核电源1.2 v先上电，l/0电源3.3 v后上电。本系统在数字3.3 v输入端并联了一个大电容，而在数字1.2 v输入端并联了一个小电容。其目的就是为了保证3.3 v充电时间大于1.2 v充电时间，以便很好地解决电源供电先后的问题。
(2)外部口功耗估计
外部口的功耗主要是输出引脚(例如数据线的某个位由高到低，或由低到高)转换的功率消耗，而且该功耗与系统无关。由于这种转换的外部平均电流为0.137 a，因此，功耗为pdd=vd×ldd=3.3 v×0.137 a=0.45 w
(3)内核功耗估计
内核最大电流为1.277 a。该电流是dsp进行单指令流多数据流(simd)方式下，4个16位定点字乘加与2个四字读取并行操作以及进行由外部口到内部存储器dma操作所需的电流。实际上，dsp内核电流大小还和内核工作频率有关，图3所示是其内核电流与频率的关系曲线。因此，供给dsp内核电流可根据不同的并行处理任务和内核工作频率来确定。若并行处理较少，工作频率低，所需电流就小。这样，最大内核功耗为pdd=vdd×idd=1.2 v×1.277 a=1.534 w。
结 语
本文介绍了adsp-ts101芯片及其在雷达信号处理方面的应用。该应用系统充分利用了adsp-ts101高速的运算能力、数据吞吐量大以及易于多片连接，可对数据进行串行处理的特点。文中还讨论了dsp应用过程中的电源设计和功耗问题，因而具有一定的工程指导意义。目前该系统已成功用于某雷达系统。
SEMI发布年终半导体设备预测，苹果领跑Q3全球智能手表市场
华为手机一些仅为少数人所知的功能
新日本无线推出适用于AV功放等音响设备的立体声A/D转换器
2021年了，单目AR眼镜什么水平了？
MAX2009 1200MHz至2500MHz可调的RF预失
Adsp-TS101性能分析及其在雷达信号处理中的应用
关于英特尔网络转型战略的探讨
ARM处理器体系结构概述
浪潮云将以“云底座”搭建教育信息化快车道
一文解析AUTOSAR CAN网络管理
什么是液压万能拉力试验机？
RedmiBook14评测 这才是性价比最高的Intel笔记本
具有人工智能 (AI) 的自动视觉包装控制
标签处理机器上的 RAIN RFID：帮助您做出选择的概述
机器人如何进行深度学习？还有哪些跨不过的坎？
如何提高区块链基础设施的安全风险
华为P10携麒麟芯片970，或添无线充电功能
Zynq7000 FPGA的高速信号采集处理平台的设计搭建以及后续拓展
如何在ADAS应用中成功使用NI AWR设计环境平台
元启未来落地蓉城 全面开启“AI+”场景应用
1 adsp-ts101的主要性能
adsp-ts101的主要性能如下：
采用tigersharc结构，具有3条独立总线用于取指令、取数据、不间断i/o;
指令周期4 ns，工作时钟250 mhz;
单指令流多数据流(simd)提供两个运算单元，每个有一个算术逻辑单元、乘法器、移位器、寄存器组，可同时在两个运算单元上进行同一指令下对不同数据的32位操作;
提供最大1 500 mflops运算能力;
片内6 m位双口sram，允许cpu、host和dma的独立存取;
有14个dma通道，可进行内存和外存、外设、主处理器、串(serial)口、链路(1ink)口之间的数据传输;
有2个数据地址发生器(ialu)，允许取模和按位取反操作;
片内集成i/0处理器、6 m位双口 sram，具有串行、连接、外部总线和jtag测试口，支持多处理器结构;
并行总线和多运算单元，使单周期可执行1次算术逻辑运算、1次乘法、1次双口sram的读或写，以及1次取指操作，cpu与内存之间可进行每周期4个32位浮点字的传输;
簇式多处理器最高可支持8个tigersharc adsp-ts101。
adsp-ts101性能测试如表1、2所列。
2 adsp-ts101的系统结构框图和功能简介
图1为adsp一tsl01的系统结构框图。由图可见，adsp-ts101包括pex、pey两个运算单元，每一个浮点运算有一个算术逻辑单元、乘法器、移位器、32字寄存器组。另外，算术逻辑单元、乘法器、移位器为并行排列，可进行单周期多功能操作，如在同一机器周期中算术逻辑单元和乘法器可同时进行操作。
当数据在存储器和寄存器之间传递时，ialu提供存储器的地址。每个ialu有一个算术逻辑单元、32字寄存器组。
程序控制器包括指令队列缓冲器(iab)和分支目标缓冲器(btb)。adsp-ts101既有4个外部中断irq3～o，也有内部中断。
3条128位总线提供高的宽带连接。每个总线允许每个周期4条指令或4队列数据进行传输。外部口和其他链路口的片上单元也用这些总线访问存储器。在每个周期仅能访问一个存储器块，故dma或外部口传输与处理器核在访问同一块时必须进行竞争。
片内6 m位sram，分为3个(m0、m1、m2)128位宽的2 m位的块，可组合构成数据、程序存储器，每个sram与两个总线相连，允许单周期内完成和cpu之间4个数的传输。
外部口支持与片外存储器、主机(host)及8片adsp-ts101的多处理器接口。外部口支持同步、异步及突发式存取。
adsp-ts101提供了4个链路口，每个链路口是8位双向口，与sharc dsp口不兼容。
dma控制器支持独立于处理器的后台零等待数据传输。14个dma通道分别与外部口(4)、链路(1ink)口(8)，autodma寄存器(2)相连，外部总线可采用8/16/32/64位字长进行dma操作。此外还有jtag测试口及片内仿真。
串口支持250 mb/s的收发独立的同步传输。
具有ieee jtag标准1149.1测试口和片内仿真。
27 mm×27 mm或19 mm×19 mm pbga封装。
内部add1.2 v，外部add3.3 v。
3 adsp-ts101的典型应用
根据adsp-ts101的系统结构特点，给出adsp-ts101在雷达信号处理方面的典型应用，如图2所示。信号处理机主要由以下几部分组成。
① 运放及a/d。dpmcw接收机视频输出信号幅度为o～+4 v，经运放接收后，输出到a/d的模拟输入端。运放及a/d分为i、q两路输入，以32位定点数同时采集到dsp1，在dsp1内分为i、q两部分进行处理。
② cpld。cpld内部主要完成对数据的锁存，产生a/d采样时钟、各个dsp的中断请求信号和数据发送的同步信号。
③ dsp1。dsp1主要完成：a/d数据输入变换，并输出到dsp2;系统自举。系统采用eprom自举方式，4个dsp的加载任务由dsp1完成。初始化时，dsp1通过链路口1发出一个控制字，将工作参数传给dsp2、dsp3、dsp4。链路口3和链路口4用于系统自举。
④ dsp2。dsp2完成2048点fft运算。输入数据用链路口0和链路口2，输出数据用链路口1和链路口3。链路口4用于系统自举。
⑤ dsp3。dsp3完成门限判断与固定目标对消和动目标运动速度的校正。
⑥ dsp4和dpram。dsp4完成数据积累，然后对数据进行整理并输出。
这个例子充分体现了adsp-tsl01适宜多处理器结构，通过链路(1ink)口支持串行处理器，而不需要任何附加逻辑电路的优势。
4 电源供电及功耗估计
(1) 电源供电
adsp-ts101有三个电源，其中数字3.3 v为l/0供电;数字1.2 v为dsp内核供电;模拟1.2 v为内部锁相环和倍频电路供电。adsp-ts101要求数字3.3 v和数字1.2 v同时上电。如果无法严格同步，则应保证核电源1.2 v先上电，l/0电源3.3 v后上电。本系统在数字3.3 v输入端并联了一个大电容，而在数字1.2 v输入端并联了一个小电容。其目的就是为了保证3.3 v充电时间大于1.2 v充电时间，以便很好地解决电源供电先后的问题。
(2)外部口功耗估计
外部口的功耗主要是输出引脚(例如数据线的某个位由高到低，或由低到高)转换的功率消耗，而且该功耗与系统无关。由于这种转换的外部平均电流为0.137 a，因此，功耗为pdd=vd×ldd=3.3 v×0.137 a=0.45 w
(3)内核功耗估计
内核最大电流为1.277 a。该电流是dsp进行单指令流多数据流(simd)方式下，4个16位定点字乘加与2个四字读取并行操作以及进行由外部口到内部存储器dma操作所需的电流。实际上，dsp内核电流大小还和内核工作频率有关，图3所示是其内核电流与频率的关系曲线。因此，供给dsp内核电流可根据不同的并行处理任务和内核工作频率来确定。若并行处理较少，工作频率低，所需电流就小。这样，最大内核功耗为pdd=vdd×idd=1.2 v×1.277 a=1.534 w。
结 语
本文介绍了adsp-ts101芯片及其在雷达信号处理方面的应用。该应用系统充分利用了adsp-ts101高速的运算能力、数据吞吐量大以及易于多片连接，可对数据进行串行处理的特点。文中还讨论了dsp应用过程中的电源设计和功耗问题，因而具有一定的工程指导意义。目前该系统已成功用于某雷达系统。
SEMI发布年终半导体设备预测，苹果领跑Q3全球智能手表市场
华为手机一些仅为少数人所知的功能
新日本无线推出适用于AV功放等音响设备的立体声A/D转换器
2021年了，单目AR眼镜什么水平了？
MAX2009 1200MHz至2500MHz可调的RF预失
Adsp-TS101性能分析及其在雷达信号处理中的应用
关于英特尔网络转型战略的探讨
ARM处理器体系结构概述
浪潮云将以“云底座”搭建教育信息化快车道
一文解析AUTOSAR CAN网络管理
什么是液压万能拉力试验机？
RedmiBook14评测 这才是性价比最高的Intel笔记本
具有人工智能 (AI) 的自动视觉包装控制
标签处理机器上的 RAIN RFID：帮助您做出选择的概述
机器人如何进行深度学习？还有哪些跨不过的坎？
如何提高区块链基础设施的安全风险
华为P10携麒麟芯片970，或添无线充电功能
Zynq7000 FPGA的高速信号采集处理平台的设计搭建以及后续拓展
如何在ADAS应用中成功使用NI AWR设计环境平台
元启未来落地蓉城 全面开启“AI+”场景应用