Vivado 2018.3 report_qor_suggestions怎么用
从vivado 2018.3开始，可以通过图形界面方式使用命令report_qor_suggestions，如图1所示。从tcl角度而言，就是多了一个-name选项。
图1
report_qor_suggestions的功能是在分析设计的基础上给出改善设计的建议，这些建议可以用.xdc或.tcl文件的形式体现出来，无论是project模式还是non-project模式，这些文件均可加入工程中使用最终达到优化设计的目的。本质上，这些建议是与ufdm（ultrafast design methodology）保持一致的。
在图形界面方式下使用report_qor_suggestions会显示如图2所示界面，最终生成如图3所示的summary。
图2
图3
点击apply suggestions按钮，如图4所示，会弹出图5所示界面。最终会生成针对设计的优化建议，也就是前文所述的.xdc或.tcl文件。
图4
图5
在图5中，manual用于显示无法以.xdc或.tcl形式提供的建议。synth and impl用于生成可应用于synthesis和implementation阶段的建议，而impl用于生成仅适用于implementation阶段的建议。
如果选择synth and impl，会生成两个文件：rqspresynth.tcl和rqsimplcommon.tcl。project模式下，rqspresynth.tcl可作为约束文件直接添加到constraint set里（vivado支持.tcl文件作为约束文件，添加时将文件类型切换为.tcl即可，如图6所示）。
图6
rqsimplcommon.tcl则应作为hook script在opt design阶段添加，如图7所示。
图7
non-project模式下，这两个文件的添加方式如图8所示。
图8
如果选择impl，则会生成两个文件rqspreimpl.tcl和rqsimplcommon.tcl。两者添加位置如图9所示。
图9
non-project模式下，这两个文件的添加方式如图10所示。
图10
对于vivado 2018.3之前的版本，尽管没有图形界面方式，但可直接通过tcl命令执行。添加-output_dir选项，指定文件生成目录，可在指定位置生成上述文件。需要注意的是rqspresynth.tcl和rqspreimpl.tcl两者是不能同时使用的。
对于一些以dsp、bram或uram为起点或终点的路径，如果这些模块自带的一些流水寄存器没有使能，可通过选项-evaluate_pipelining生成额外的约束使能这些流水寄存器。但要特别注意，这时设计的功能已经被修改，生成的约束只能用于评估这些流水寄存器被使能的情况下对设计时序的影响。就时序评估而言，相比于通过修改rtl代码使能这些寄存器，采用选项-evaluate_pipelining更快捷。如果使能这些寄存器能改善时序，那么可以再返回修改rtl代码，保证设计功能正确。
常见问题：
q: 什么阶段使用report_qor_suggestions?
a: 该命令可在synthesis和implementation的任意阶段使用，但从baselining的角度而言，最先在哪个阶段发现时序违例，就在那个阶段使用。
q: 该命令生成的.tcl文件在哪里？
a: 如果直接在tcl console中输入该命令，相应的.tcl文件生成目录由选项-output_dir确定；如果是通过图形界面方式使用，相应的.tcl文件在当前工作目录下。当前工作目录可通过命令pwd查询。
结论
report_qor_suggestions会在分析关键路径的基础上给出优化建议，生成相应的.tcl文件，而这些文件可加入工程中执行达到优化的目的。
开源大数据生态下的 Flink 应用实践
使用示波器测量一个小信号
反激变压器其实是电感
工程师的职业总结
音视频同步的原理及实现方案
Vivado 2018.3 report_qor_suggestions怎么用
3D轮廓测量分析仪的原理及应用
多尼卡机载Wi-Fi顺利完成Ku卫星天线集成测试
如何实现Arduino家庭自动化
佳能发售面向后道工艺的3D技术i线半导体光刻机新产品
浅谈单片机的发展趋势，单片机可以用来做些什么
新华三智能工厂成功实现并网发电
LIFI代替WiFi 有光线的地方就能上网
符合功能安全ASIL-D的汽车牵引逆变器设计
什么是VPU/TCP/Throughput?
国防与航空航天领域，益莱储测试方案一览
国产手机出货大减25.4%步入‘寒冬’
中兴事件后国内半导体产业在投融资上掀起高潮
什么是晶体管，关于晶体管诞生的故事和技术细节
努比亚Z17发布会即将开始：配置、外观、真机谍照大汇总！真的是8GB大运存的最强旗舰吗？发布会见分晓！
图1
report_qor_suggestions的功能是在分析设计的基础上给出改善设计的建议，这些建议可以用.xdc或.tcl文件的形式体现出来，无论是project模式还是non-project模式，这些文件均可加入工程中使用最终达到优化设计的目的。本质上，这些建议是与ufdm（ultrafast design methodology）保持一致的。
在图形界面方式下使用report_qor_suggestions会显示如图2所示界面，最终生成如图3所示的summary。
图2
图3
点击apply suggestions按钮，如图4所示，会弹出图5所示界面。最终会生成针对设计的优化建议，也就是前文所述的.xdc或.tcl文件。
图4
图5
在图5中，manual用于显示无法以.xdc或.tcl形式提供的建议。synth and impl用于生成可应用于synthesis和implementation阶段的建议，而impl用于生成仅适用于implementation阶段的建议。
如果选择synth and impl，会生成两个文件：rqspresynth.tcl和rqsimplcommon.tcl。project模式下，rqspresynth.tcl可作为约束文件直接添加到constraint set里（vivado支持.tcl文件作为约束文件，添加时将文件类型切换为.tcl即可，如图6所示）。
图6
rqsimplcommon.tcl则应作为hook script在opt design阶段添加，如图7所示。
图7
non-project模式下，这两个文件的添加方式如图8所示。
图8
如果选择impl，则会生成两个文件rqspreimpl.tcl和rqsimplcommon.tcl。两者添加位置如图9所示。
图9
non-project模式下，这两个文件的添加方式如图10所示。
图10
对于vivado 2018.3之前的版本，尽管没有图形界面方式，但可直接通过tcl命令执行。添加-output_dir选项，指定文件生成目录，可在指定位置生成上述文件。需要注意的是rqspresynth.tcl和rqspreimpl.tcl两者是不能同时使用的。
对于一些以dsp、bram或uram为起点或终点的路径，如果这些模块自带的一些流水寄存器没有使能，可通过选项-evaluate_pipelining生成额外的约束使能这些流水寄存器。但要特别注意，这时设计的功能已经被修改，生成的约束只能用于评估这些流水寄存器被使能的情况下对设计时序的影响。就时序评估而言，相比于通过修改rtl代码使能这些寄存器，采用选项-evaluate_pipelining更快捷。如果使能这些寄存器能改善时序，那么可以再返回修改rtl代码，保证设计功能正确。
常见问题：
q: 什么阶段使用report_qor_suggestions?
a: 该命令可在synthesis和implementation的任意阶段使用，但从baselining的角度而言，最先在哪个阶段发现时序违例，就在那个阶段使用。
q: 该命令生成的.tcl文件在哪里？
a: 如果直接在tcl console中输入该命令，相应的.tcl文件生成目录由选项-output_dir确定；如果是通过图形界面方式使用，相应的.tcl文件在当前工作目录下。当前工作目录可通过命令pwd查询。
结论
report_qor_suggestions会在分析关键路径的基础上给出优化建议，生成相应的.tcl文件，而这些文件可加入工程中执行达到优化的目的。
开源大数据生态下的 Flink 应用实践
使用示波器测量一个小信号
反激变压器其实是电感
工程师的职业总结
音视频同步的原理及实现方案
Vivado 2018.3 report_qor_suggestions怎么用
3D轮廓测量分析仪的原理及应用
多尼卡机载Wi-Fi顺利完成Ku卫星天线集成测试
如何实现Arduino家庭自动化
佳能发售面向后道工艺的3D技术i线半导体光刻机新产品
浅谈单片机的发展趋势，单片机可以用来做些什么
新华三智能工厂成功实现并网发电
LIFI代替WiFi 有光线的地方就能上网
符合功能安全ASIL-D的汽车牵引逆变器设计
什么是VPU/TCP/Throughput?
国防与航空航天领域，益莱储测试方案一览
国产手机出货大减25.4%步入‘寒冬’
中兴事件后国内半导体产业在投融资上掀起高潮
什么是晶体管，关于晶体管诞生的故事和技术细节
努比亚Z17发布会即将开始：配置、外观、真机谍照大汇总！真的是8GB大运存的最强旗舰吗？发布会见分晓！