浅谈FPGA内部的时钟网络设计

时钟网络反映了时钟从时钟引脚进入fpga后在fpga内部的传播路径。
报告时钟网络命令可以从以下位置运行:
a,vivado®ide中的flow navigator;
b,tcl命令:report_clock_networks -name {network_1}
报告时钟网络提供设计中时钟树的树视图。 见图1。每个时钟树显示从源到端点的时钟网络,端点按类型排序。
图1 时钟网络
时钟树:
•显示由用户定义或由工具自动生成的时钟。
•报告从i / o端口加载的时钟。
注意:完整的时钟树仅在报告的gui形式中详细说明。此报告的文本版本仅显示时钟根的名称。
•可用于查找驱动其他bufgs的bufgs。
•显示驱动非时钟负载的时钟。
例:以vivado自带的例子wavegen为例。点击synthesis的report clock networks如图2所示。
图2 report clock networks
如图3所示,时钟clk_pin_p从输入引脚输入之后,经过ibufds,再通过mmcm生成时钟,同时显示了各个时钟的频率。如果我们未添加时钟约束,报告将显示unconstrained(未约束的时钟,root clock).可以选中未约束的时钟右击选择create clock创建时钟。
图3 时钟网络


三星:未来两三年对OLED很重要,不要重蹈LCD覆辙
中国工业企业利润出现近三年来首次下滑
2019年国际航空航天领域发生的各种大型事件回顾
脉冲第三刹车灯电路-ulsing Third Brake L
媲美iOS 华为方舟编译器它的玄乎所在
浅谈FPGA内部的时钟网络设计
空间转发器系统,空间转发器系统是什么意思
PMP20175用于数码相机的 21W SEPIC 转换器参考设计
士兰微电子推出SD4872系列开关电源电流模式PWM+PFM控制器
行业 | 村田电子在无线耳机中的滤噪对策
光模块的应用
光纤跳线中的APC、UPC是什么
牙刷柄部抗弯力测试仪的参数及特征介绍
LED智能灯具在农业照明的应用
中国移动联合华为打造5G端到端开放实验室,为行业提供5G端到端能力
生物相容性材料MED610 3D打印加工服务
医疗器械如何使用4G网络实现远程监控
GPU助力列车开启自主运输的先河!
食品安全快速分析仪是什么
贸泽电子携手德州仪器共同打造大学计划